문맥 (context)
[청구항 10]
제 9 항에 있어서,상기 선택 트랜지스터 영역에서, 상기 소자분리막 패턴 상에 배치되는 상기 제 1 제어 게이트 전극의 가장 얇은 두께는 상기 메모리 트랜지스터 영역에서 상기 소자분리막 패턴 상에 배치되는 상기 제 1 제어 게이트 전극의 가장 얇은 두께보다 얇은 것특징으로 하는낸드형 플래시 메모리 장치.
[청구항 11]
제 9 항에 있어서,상기 부유 게이트 전극들 사이의 소자분리막 패턴에는 상기 부유 게이트 전극의 하부면보다 낮은 바닥면을 갖는홈형성되는것을특징으로 하는낸드형 플래시 메모리 장치.
[청구항 12]
제 11 항에 있어서,상기 제 2 제어 게이트 전극과 상기 소자분리막 패턴 사이에는 상기 게이트 층간절연막 패턴 및 상기 제 1 제어 게이트 전극이 개재되어상기홈채우는것을특징으로 하는낸드형 플래시 메모리 장치.
[청구항 13]
제 9 항에 있어서,상기 메모리 트랜지스터 영역에서, 상기 게이트 층간절연막 패턴은 상기 부유 게이트 전극과 상기 제 1 제어 게이트 전극 사이에 배치되어 상기 부유 게이트 전극과 상기 제 1 제어 게이트 전극을 전기적으로 분리시키고, 상기 선택 트랜지스터 영역에서, 상기 게이트 층간절연막 패턴 및 제 1 제어 게이트 전극은 상기 부유 게이트 전극의 상부면을 노출시키는 개구부를 구비하고, 상기 선택 트랜지스터 영역에서, 상기 제 2 제어 게이트 전극은 상기 개구부를 통해상기부유게이트 전극접속하는것을특징으로 하는낸드형 플래시 메모리 장치.
[청구항 14]
제 13 항에 있어서,상기 개구부는 연장되어,상기부유게이트 전극의상부측벽노출시키는것을특징으로 하는낸드형 플래시 메모리 장치.
[청구항 15]
제 9 항에 있어서,상기 메모리 트랜지스터 영역의 소자분리막 패턴 상에서, 상기 제 1 제어 게이트 전극은 상기 부유 게이트 전극들 사이의 공간을 채우고, 상기 선택 트랜지스터 영역의 소자분리막 패턴 상에서, 상기 제 1 제어 게이트 전극은 상기 부유 게이트 전극들 사이의 공간에 배치되되, 상기 부유 게이트 전극의 상부면보다 낮은 상부면을 갖는부분구비하는것을특징으로 하는낸드형 플래시 메모리 장치.
[청구항 16]
제 15 항에 있어서,상기 선택 트랜지스터 영역에서, 상기 제 2 제어 게이트 전극은 상기 부유 게이트 전극의 상부면보다 낮은 상부면을 갖는 상기 제 1 제어 게이트 전극의 부분 상에 배치되어상기부유게이트전극들사이의공간채우는것을특징으로 하는낸드형 플래시 메모리 장치.
[청구항 18]
제 17 항에 있어서,상기 소자분리막 패턴 상에서, 상기 선택 게이트 패턴의 제 1 제어 게이트 전극의 가장 얇은 두께는 상기 메모리 게이트 패턴의 제 1 게이트 전극의 가장 얇은 두께보다 얇은 것특징으로 하는낸드형 플래시 메모리 장치.
[청구항 19]
제 17 항에 있어서,상기 부유 게이트 전극들 사이의 소자분리막 패턴에는 상기 부유 게이트 전극의 하부면보다 낮은 바닥면을 갖는 홈이 형성되고, 상기 제 2 제어 게이트 전극과 상기 소자분리막 패턴 사이에는 상기 게이트 층간절연막 패턴 및 상기 제 1 제어 게이트 전극이 개재되어상기홈채우는것을특징으로 하는낸드형 플래시 메모리 장치.
[청구항 20]
제 17 항에 있어서,상기 메모리 게이트 패턴의 제 1 제어 게이트 전극은 상기 소자분리막 패턴 상에서 상기 부유 게이트 전극들 사이의 공간을 채우고, 상기 선택 게이트 패턴의 제 1 제어 게이트 전극은 상기 소자분리막 패턴 상에서 상기 부유 게이트 전극의 상부면보다 낮은 상부면을 갖는 부분을 구비하고, 상기 선택 게이트 패턴의 제 2 제어 게이트 전극은 상기 제 1 제어 게이트 전극의 부분 상에 배치되어상기부유게이트전극들사이의공간채우는것을특징으로 하는낸드형 플래시 메모리 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
낸드형 플래시 메모리 장치에서 선택 트랜지스터 영역의 제 1 제어 게이트 전극과 메모리 트랜지스터 영역의 제 1 제어 게이트 전극의 가장 얇은 두께를 비교하면 어떠한 차이가 있는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation선택 트랜지스터 영역과 메모리 트랜지스터 영역의 제 1 제어 게이트 전극의 가장 얇은 두께를 비교하여 차이점을 파악해야 한다.
-
2정보 추출
information_extraction청구항 10에서 선택 트랜지스터 영역의 제 1 제어 게이트 전극 두께와 메모리 트랜지스터 영역의 제 1 제어 게이트 전극 두께에 대한 정보를 추출한다.
- 상기 선택 트랜지스터 영역에서, 상기 소자분리막 패턴 상에 배치되는 상기 제 1 제어 게이트 전극의 가장 얇은 두께는 상기 메모리 트랜지스터 영역에서 상기 소자분리막 패턴 상에 배치되는 상기 제 1 제어 게이트 전극의 가장 얇은 두께보다 얇은 것
-
3근거 선택
evidence_selection두 영역의 두께를 직접 비교하고 있는 청구항 10의 문구를 근거로 선택한다.
- 상기 선택 트랜지스터 영역에서, 상기 소자분리막 패턴 상에 배치되는 상기 제 1 제어 게이트 전극의 가장 얇은 두께는 상기 메모리 트랜지스터 영역에서 상기 소자분리막 패턴 상에 배치되는 상기 제 1 제어 게이트 전극의 가장 얇은 두께보다 얇은 것
-
4논리 통합
logical_integration선택 트랜지스터 영역의 제 1 제어 게이트 전극 두께가 메모리 트랜지스터 영역의 것보다 얇다는 관계를 도출한다.
-
5결론 도출
conclusion_formulation선택 트랜지스터 영역의 제 1 제어 게이트 전극의 가장 얇은 두께가 메모리 트랜지스터 영역의 것보다 얇다는 결론을 내린다.
-
6답변 생성
answer_generation질문에 대해 추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
선택 트랜지스터 영역에서 상기 소자분리막 패턴 상에 배치되는 제 1 제어 게이트 전극의 가장 얇은 두께는 메모리 트랜지스터 영역에서 상기 소자분리막 패턴 상에 배치되는 제 1 제어 게이트 전극의 가장 얇은 두께보다 얇다.
핵심 해석 (core_interpretation)
낸드형 플래시 메모리 장치에서 선택 트랜지스터 영역의 제 1 제어 게이트 전극 두께를 메모리 트랜지스터 영역보다 얇게 형성하여 구조적 차이를 둠을 의미한다.