가공데이터 · 특허 지식베이스

플로팅 게이트를 갖는 비휘발성 기억 소자 및 그 형성 방법 document_id 1020050107907

출원번호
1020050107907
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제 1 항에 있어서,상기 벽부의 아랫부분의 폭은 상기 벽부의 윗부분의 폭에 비하여 큰 것특징으로 하는비휘발성 기억 소자. [청구항 3] 제 1 항에 있어서,상기 제어 게이트 전극은 상기 블로킹 절연 패턴을 개재하여 상기 공간을 채우되, 상기 제어 게이트 전극의 상기 공간을 채우는 부분의 윗부분의 폭은 상기 제어 게이트 전극의 상기 공간을 채우는 부분의 아랫부분의 폭에 비하여 큰 것특징으로 하는비휘발성 기억 소자. [청구항 4] 제 1 항에 있어서,상기 공간의 폭은 상기 공간의 바닥면으로부터 위로 높아질수록점진적증가하는것을특징으로 하는비휘발성 기억 소자. [청구항 5] 제 4 항에 있어서,상기 벽부의 상기 공간의 측벽을 이루는 내측면은 경사진 형태이고, 상기 한쌍의 벽부들은 서로 대칭적인형태인것을특징으로 하는비휘발성 기억 소자. [청구항 6] 제 1 항에 있어서,상기 제어 게이트 전극은 상기 블로킹 절연 패턴을 개재하여 상기 셀 소자분리막에 인접한상기벽부의외측면덮는것을특징으로 하는비휘발성 기억 소자. [청구항 7] 제 1 항에 있어서,상기 플로팅 게이트 아래의 채널 영역의 폭과 평행한 상기 평판부의 폭은 상기 채널 영역의 폭과 평행한 상기 하부 플로팅 게이트의 폭에 비하여 큰 것특징으로 하는비휘발성 기억 소자. [청구항 8] 제 1 항 내지 제 7 항 중에 어느 한 항에 있어서,상기 기판은 주변 영역을 더 포함하고,상기 주변 영역에 형성되어 주변 활성영역을 한정하는 주변 소자분리막;상기 주변 활성영역 상에 차례로 적층된 하부 게이트 전극, 및 상기 하부 게이트 전극에 접속된 상부 게이트 전극을 포함하는 주변 게이트 전극; 및상기 주변 게이트 전극과 상기 주변 활성영역 사이에 개재된 주변 게이트 절연 패턴을 더 포함하되,상기 하부 게이트 전극은,상기 주변 게이트 절연 패턴 상에 배치된 제1 하부 게이트;상기 제1 하부 게이트 상에 배치된 주변 평판부, 상기 주변 평판부의 상기 주변 소자분리막에 인접한 양가장자리로 부터 각각 위로 연장된 한쌍의 주변 벽부들을 포함하는 제2 하부 게이트; 및상기 주변 평판부 및 한쌍의 주변 벽부들로 둘러싸인 빈 영역을 채우는제3하부게이트포함하는것을특징으로 하는비휘발성 기억 소자. [청구항 9] 제 8 항에 있어서,영역의 윗부분의 폭은 상기 빈 영역의 아랫부분의 폭에 비하여 큰 것특징으로 하는비휘발성 기억 소자. [청구항 10] 제 8 항에 있어서,쌍의 주변 벽부들간의 이격 거리는 상기 상부 플로팅 게이트의 한쌍의 벽부들간의 이격 거리에 비하여 큰 것특징으로 하는비휘발성 기억 소자. [청구항 11] 제 8 항에 있어서,상기 제1 하부 게이트는 상기 하부 플로팅 게이트와 동일한 물질로 형성되고, 상기 제2 하부 게이트는 상기 상부 플로팅 게이트와 동일한 물질로 형성되며, 상기 제어 게이트 전극은 상기 상부 게이트 전극과 동일한물질포함하는것을특징으로 하는비휘발성 기억 소자. [청구항 12] 제 8 항에 있어서,상기 상부 게이트 전극은 상기 제2 하부 게이트의 상기 주변 소자분리막에 인접한 외측면덮는것을특징으로 하는비휘발성 기억 소자. [청구항 13] 제 8 항에 있어서,상기 주변 소자분리막의 윗부분은 상기 기판 위로 돌출되고, 상기 주변 소자분리막의 윗부분은 상기 제2 하부 게이트의 상기 주변 소자분리막과 인접한 외측면을 덮고, 상기 상부 게이트 전극은상기주변소자분리막상지나는것을특징으로 하는비휘발성 기억 소자. [청구항 14] 제 8 항에 있어서,상기 상부 게이트 전극과 상기 하부 게이트 전극 사이에 개재된 잔여 패턴을 더 포함하되, 상기 상부 게이트 전극은 상기 잔여 패턴을 관통하여 상기 하부 게이트 전극을 노출시키는 콘택 개구부을 채워상기하부 게이트 전극접촉하는것을특징으로 하는비휘발성 기억 소자. [청구항 15] 제 8 항에 있어서,상기 상부 게이트 전극은 상기 하부 게이트 전극의 상부면전체접촉하는것을특징으로 하는비휘발성 기억 소자. [청구항 16] 제 8 항에 있어서,상기 제어 게이트 전극 양측의 상기셀 활성영역에 형성된 셀 소오스/드레인 영역; 및상기 주변 게이트 전극 양측의 상기 주변 활성영역에 형성된 주변 소오스/드레인 영역더포함하는것을특징으로 하는비휘발성 기억 소자.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
비휘발성 기억 소자의 주변 게이트 전극 중 제2 하부 게이트는 어떠한 구성 요소들을 포함하는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    비휘발성 기억 소자의 주변 게이트 전극 구성 요소 중 '제2 하부 게이트'가 포함하는 세부 구성 요소를 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 8에서 주변 게이트 전극의 하부 게이트 전극에 대한 상세 구성을 확인한다.

    • ,상기 하부 게이트 전극은,상기 주변 게이트 절연 패턴 상에 배치된 제1 하부 게이트;상기 제1 하부 게이트 상에 배치된 주변 평판부, 상기 주변 평판부의 상기 주변 소자분리막에 인접한 양가장자리로 부터 각각 위로 연장된 한쌍의 주변 벽부들을 포함하는 제2 하부 게이트; 및상기 주변 평판부 및 한쌍의 주변 벽부들로 둘러싸인 빈 영역을 채우는제3하부게이트포함하는것을특징으로 하는비휘발성 기억 소자
  3. 3근거 선택evidence_selection

    제2 하부 게이트의 구성을 직접적으로 명시한 구절을 선택한다.

    • 상기 제1 하부 게이트 상에 배치된 주변 평판부, 상기 주변 평판부의 상기 주변 소자분리막에 인접한 양가장자리로 부터 각각 위로 연장된 한쌍의 주변 벽부들을 포함하는 제2 하부 게이트
  4. 4논리 통합logical_integration

    제2 하부 게이트는 주변 평판부와 한 쌍의 주변 벽부로 구성됨을 파악한다.

    • 상기 제1 하부 게이트 상에 배치된 주변 평판부, 상기 주변 평판부의 상기 주변 소자분리막에 인접한 양가장자리로 부터 각각 위로 연장된 한쌍의 주변 벽부들을 포함하는 제2 하부 게이트
  5. 5결론 도출conclusion_formulation

    제2 하부 게이트의 구성 요소는 주변 평판부와 한 쌍의 주변 벽부이다.

  6. 6답변 생성answer_generation

    질문에 대해 리스트 형식으로 답변을 생성한다.

최종 답변 (final_answer)
주변 평판부, 한 쌍의 주변 벽부
핵심 해석 (core_interpretation)
본 발명은 주변 게이트 전극의 하부 게이트 전극을 제1, 제2, 제3 하부 게이트로 세분화하여 구성함으로써 주변 영역의 구조적 특징을 정의하는 기술을 포함한다.