반도체 소자 및 그 형성 방법 document_id 1020050109998

[청구항 2] 청구항 1에 있어서,상기 비휘발성 메모리소자는 플로팅 게이트와 조절 게이트, 그리고 상기 플로팅 게이트와 조절 게이트 사이에 형성된 절연막을 포함하는 적층 게이트 구조포함하는반도체 소자. [청구항 3] 청구항 2에 있어서,상기 비휘발성 메모리 소자의 플로팅 게이트와 상기 제1 선택소자의 게이트는 동일한 물질형성되는반도체 소자. [청구항 4] 청구항 2에 있어서,상기 플로팅 접합에 인접하지 않은 상기 비휘발성 메모리소자 외측의 기판에 드레인을, 상기 플로팅 접합에 인접하지 않은 상기 제1 선택소자 외측의 기판에 소오스더 포함하는반도체 소자. [청구항 5] 청구항 2에 있어서,상기 비휘발성 메모리소자의 절연막은 실리콘산화막, 실리콘질화막 그리고, 실리콘산화막포함하는반도체 소자. [청구항 6] 청구항 2에 있어서,상기 제1 선택 소자의 게이트에 인접한 상기 비휘발성 메모리 소자의 적층 게이트 구조의 일측벽 상에 상기 플로팅 접합을 덮으며 상기 제1 선택 소자의 게이트의 측벽으로 연장하는 스페이서더 포함하는반도체 소자. [청구항 7] 청구항 6에 있어서,상기 스페이서에 인접하지 않는 상기 제1 선택 소자의 게이트의 타측벽 상에 형성된 스페이서를 더 포함하되, 상기 비휘발성 메모리소자의 일측벽에 형성된 스페이서의 높이가 상기 선택소자의 타측벽에 형성된 스페이서보다 높이가 높은 것특징으로 하는반도체 소자. [청구항 8] 청구항 2에 있어서,상기 비휘발성 메모리소자의 드레인은 비트라인에 연결되어 있으며, 상기 선택소자의 소오스는 공통 소오스 라인에전기적연결된것을특징으로 하는반도체 소자. [청구항 9] 청구항 6에 있어서,상기 제1 선택 소자의 게이트는 상기 비휘발성 메모리 소자의 적층 게이트 구조의 플로팅 게이트와 동일한 물질로 형성되고 실질적으로 동일한 높이갖는반도체 소자. [청구항 10] 청구항 6에 있어서,상기 스페이서와 상기 비휘발성 메모리 소자의 적층 게이트 구조 사이에 산화막더 포함하는반도체 소자. [청구항 11] 청구항 2에 있어서,상기 비휘발성 메모리 소자의 타측의 기판상에 형성되고 일층의 도전막으로 형성된 게이트를 포함하는 제2 선택 소자; 그리고,상기 제2 선택 소자의 게이트 및 상기 비휘발성 메모리 소자 사이의 기판에 형성된 제2 플로팅 접합더 포함하는반도체 소자. [청구항 12] 청구항 11에 있어서,상기 제2 선택 소자의 게이트에 인접한 상기 비휘발성 메모리 소자의 적층 게이트 구조의 타측벽 상에 상기 제2 플로팅 접합을 덮으며 상기 제2 선택 소자의 게이트의 측벽으로 연장하는 스페이서더 포함하는반도체 소자. [청구항 29] 청구항 28에 있어서,상기 제1 사이드월 스페이서는 선택 소자는 상기 메모리 소자의 플로팅 게이트와 동일한 물질로 형성되며 실질적으로 동일한 높이를 갖는 선택 게이트포함하는반도체 소자. [청구항 30] 청구항 28에 있어서,상기 비휘발성 메모리소자와 선택소자는 소오스와 드레인더 포함하는반도체 소자. [청구항 31] 청구항 29에 있어서,상기 비휘발성 메모리소자의 드레인은 비트라인에 연결되어 있으며, 상기 선택소자의 소오스는 공통 소오스 라인에전기적연결된것을특징으로 하는반도체 소자. [청구항 32] 청구항 30에 있어서,상기 공통 소오스 라인에 전기적으로 연결된 다른 선택소자와 상기 비트라인에 전기적으로 연결된 드레인을 갖는 다른 비휘발성 메모리소자더 포함하는반도체 소자. [청구항 33] 청구항 31에 있어서,상기 비휘발성 메모리 소자의 타측에 형성된 다른 선택소자더 포함하는반도체 소자.