스위치드 캐패시터형 이득 증폭기 및 아날로그 메모리 회로 document_id 1020050121182

[청구항 1] 입력신호가 제공되는 입력단과 접지전압단 사이에 배치되는 제1 스위칭소자를 포함하며, 상기 제1 스위칭소자 이외의 복수의 스위칭소자를 구비하는 스위칭부 상기 스위칭부의 동작에 응답하여 샘플링-모드시 입력신호와 입력 옵셋을 샘플링하여 저장하고, 증폭-모드시 상기 입력 옵셋을 샘플링하여 저장하는 제1 캐패시터 상기 스위칭부의 동작에 응답하여 상기 샘플링-모드시 상기 입력 옵셋을 샘플링하여 저장하고, 상기 증폭-모드시 출력신호와 상기 입력 옵셋을 샘플링하여 저장하는 제2 캐패시터; 및 상기 증폭-모드시 상기 제1 캐패시터의 정전용량과 상기 제2 캐패시터의 정전용량 간의 비를 이득값으로 하여 상기 입력신호를 증폭하여 상기 출력신호를 출력하는 증폭부를 포함하되, 상기 제1 스위칭소자의 일단은 입력단과 상기 제1 캐패시터의 일단에 공통으로 접속하고 타단은 접지전압단에 에 접속하며, 상기 제1 스위칭소자는 상기 복수의 스위칭소자 중에서 상기 제2 캐패시터의 타단과 상기 증폭부의 출력단에 양단이 각각 접속하는 하나의 스위칭소자와 동일 상태로 온(on) 및 오프(off) 동작하는 것을 특징으로 하는 스위치드 캐패시터형 이득 증폭기 [청구항 2] 제 1 항에 있어서,상기 제1 캐패시터의 양단은 상기 입력신호가 입력되는 입력단과 상기 증폭부의 부(-) 입력단각각 접속된스위치드 캐패시터형 이득 증폭기. [청구항 3] 제 2 항에 있어서,상기 제2 캐패시터의 양단은 상기 증폭부의 부(-) 입력단과 상기 출력신호가 출력되는 출력단에 각각 전기적접속된스위치드 캐패시터형 이득 증폭기. [청구항 4] 제 3 항에 있어서,상기 스위칭부는, 상기 입력단과 접지전압단에 양단이 각각 접속하는 제1 스위칭 소자;상기 제2 캐패시터의 일단과 상기 출력단에 양단이 각각 접속하는 제2 스위칭 소자;상기 제2 캐패시터의 타단과 상기 출력단에 양단이 각각 접속하는 제3 스위칭 소자; 및상기 제2 캐패시터의 타단과 접지전압단에 양단이 각각 접속하는 제4 스위칭 소자포함하는스위치드 캐패시터형 이득 증폭기. [청구항 5] 제 4 항에 있어서,상기 샘플링-모드시 상기 제2 및 제4 스위칭 소자는 온(on) 상태로 유지되고, 상기 제1 및 제3 스위칭 소자는 오프(off) 상태유지되는스위치드 캐패시터형 이득 증폭기. [청구항 6] 제 5 항에 있어서,상기 증폭-모드시 상기 제1 및 제3 스위칭 소자는 온 상태로 유지되고, 상기 제2 및 제4 스위칭 소자는 오프 상태유지되는스위치드 캐패시터형 이득 증폭기. [청구항 7] 제 6 항에 있어서,상기 증폭부는 부(-) 입력단이 상기 제1 캐패시터와 접속되고, 정(+) 입력단은접지전압단과접속된연산 증폭기로 이루어진스위치드 캐패시터형 이득 증폭기. [청구항 8] 복수의 스위칭소자를 포함하는 스위칭부 상기 스위칭부의 동작에 응답하여 샘플링-모드시 입력신호와 입력 옵셋을 샘플링하여 저장하고, 증폭-모드시 상기 입력 옵셋을 샘플링하여 저장하는 제1 캐패시터 상기 스위칭부의 동작에 응답하여 상기 샘플링-모드시 상기 입력 옵셋을 샘플링하여 저장하고, 상기 증폭-모드시 출력신호와 상기 입력 옵셋을 샘플링하여 저장하는 제2 캐패시터; 및 상기 증폭-모드시 상기 제1 캐패시터의 정전용량과 상기 제2 캐패시터의 정전용량 간의 비를 이득값으로 하여 상기 입력신호를 증폭하여 상기 출력신호를 출력하는 증폭부; 및 상기 스위칭부의 동작에 응답하여 보상-모드시 상기 출력신호와 상기 입력신호의 차 값을 샘플링하여 저장하 제3 캐패시터를 를 포함하되, 상기 복수의 스위칭소자 중에서 하나의 스위칭소자의 일단은 입력단과 상기 제1 캐패시터의 일단에 공통으로 접속하고 타단은 접지전압단에 에 접속하며, 상기 하나의 스위칭소자는 상기 복수의 스위칭소자 중에서 상기 제2 캐패시터의 타단과 상기 증폭부의 출력단에 양단이 각각 접속하는 다른 하나의 스위칭소자와 동일 상태로 온(on) 및 오프(off) 동작하는 것을 특징으로 하는 스위치드 캐패시터형 이득 증폭기 [청구항 9] 제 8 항에 있어서,상기 제1 캐패시터의 양단은 상기 입력신호가 입력되는 입력단과 상기 증폭부의 부(-) 입력단각각 접속된스위치드 캐패시터형 이득 증폭기. [청구항 10] 제 9 항에 있어서,상기 제2 캐패시터의 양단은 상기 증폭부의 부(-) 입력단과 상기 출력신호가 출력되는 출력단에 전기적각각 접속된스위치드 캐패시터형 이득 증폭기. [청구항 11] 제 10 항에 있어서,상기 스위칭부는, 상기 입력단과 상기 출력단에 양단이 각각 접속하는 제1 스위칭 소자;상기 입력단과 접지전압단 사이에 양단이 각각 접속하는 제2 스위칭 소자;상기 증폭부의 부(-) 입력단과 상기 제1 출력단에 양단이 각각 접속하는 제3 스위칭 소자;상기 제2 캐패시터의 타단과 상기 제1 출력단에 양단이 각각 접속하는 제4 스위칭 소자;상기 제2 캐패시터의 타단과 상기 접지전압단에 양단이 각각 접속하는 제5 스위칭 소자;상기 제1 출력단과 상기 제3 캐패시터의 타단에 양단이 각각 접속하는 제6 스위칭 소자;상기 제6 스위칭 소자와 상기 제3 캐패시터가 접속된 접속점과 상기 접지전압단에 양단이 각각 접속하는 제7 스위칭 소자; 및상기 제5 스위칭 소자, 상기 제3 캐패시터 및 상기 제1 출력단이 상호 접속된 접속점과 제2 출력단에 양단이 각각 접속하는 제8 스위칭 소자포함하는스위치드 캐패시터형 이득 증폭기. [청구항 12] 제 11 항에 있어서,상기 샘플링-모드시 상기 제2 및 제4 스위칭 소자는 온(on) 상태로 유지되고, 상기 제1, 제3, 제5 내지 제8 스위칭 소자는 오프(off) 상태유지되는스위치드 캐패시터형 이득 증폭기. [청구항 13] 제 12 항에 있어서,상기 증폭-모드시 상기 제1 및 제3 스위칭 소자는 온 상태로 유지되고, 상기 제2, 제4, 제5 내지 제8 스위칭 소자는 오프 상태유지되는스위치드 캐패시터형 이득 증폭기. [청구항 14] 제 13 항에 있어서,상기 보상-모드시 상기 제1, 제3, 제5, 제6 스위칭 소자가 온 상태로 유지된 상태에서 상기 제7 및 제8 스위칭 소자를 온시켜 상기 제2 및 제3 캐패시터에 저장된 값을 상기 제2 출력단출력하는스위치드 캐패시터형 이득 증폭기. [청구항 15] 제 14 항에 있어서,상기 증폭부는 부(-) 입력단이 상기 제1 캐패시터와 접속되고, 정(+) 입력단은접지전압단과접속된연산 증폭기로 이루어진스위치드 캐패시터형 이득 증폭기. [청구항 16] 제1 스위칭부; 및 상기 제1 스위칭부의 동작에 응답하여 서로 루프 형태로 접속된 제1 및 제2 이득 증폭기를 포함하되, 상기 제1 및 제2 이득 증폭기 중 적어도 하나의 이득 증폭기는, 입력신호가 제공되는 입력단과 접지전압단 사이에 배치되는 제1 스위칭소자를 포함하며, 상기 제1 스위칭소자 이외의 복수의 스위칭소자를 구비하는 제2 스위칭부 상기 제2 스위칭부의 동작에 응답하여 샘플링-모드시 입력신호와 입력 옵셋을 샘플링하여 저장하고, 증폭-모드시 상기 입력 옵셋을 샘플링하여 저장하는 제1 캐패시터 상기 제2 스위칭부의 동작에 응답하여 상기 샘플링-모드시 상기 입력 옵셋을 샘플링하여 저장하고, 상기 증폭-모드시 출력신호와 상기 입력 옵셋을 샘플링하여 저장하는 제2 캐패시터; 및 상기 증폭-모드시 상기 제1 캐패시터의 정전용량과 상기 제2 캐패시터의 정전용량 간의 비를 이득값으로 하여 상기 입력신호를 증폭하여 상기 출력신호를 출력하는 증폭부를 포함하고, 상기 제1 스위칭소자의 일단은 입력단과 상기 제1 캐패시터의 일단에 공통으로 접속하고 타단은 접지전압단에 에 접속하며, 상기 제1 스위칭소자는 상기 복수의 스위칭소자 중에서 상기 제2 캐패시터의 타단과 상기 증폭부의 출력단에 양단이 각각 접속하는 하나의 스위칭소자와 동일 상태로 동작하는 것을 특징으로 하는 아날로그-메모리 회로 [청구항 17] 제 16 항에 있어서,상기 제1 스위칭부는, 상기 제1 이득 증폭기의 입력단으로 입력신호를 제공하는 입력 스위칭 소자;상기 제1 이득 증폭기의 입력단과 상기 제2 이득 증폭기의 출력단에 양단이 각각 접속하는 전달 스위칭 소자; 및상기 제1 이득 증폭기의 출력단에 일단이 접속되어 신호를 출력하는 출력 스위칭 소자포함하는아날로그-메모리 회로. [청구항 18] 제 17 항에 있어서,상기 입력 스위칭 소자는 상기 제1 이득 증폭기의 샘플링-모드시 온 상태로 유지되고, 상기 전달 스위칭 소자는 오프 상태로 유지되어 상기 입력신호가상기제1이득증폭기의상기제1캐패시터샘플링되어저장되는아날로그-메모리 회로. [청구항 19] 제 18 항에 있어서,상기 입력 스위칭 소자는 상기 제1 이득 증폭기의 증폭-모드시 오프 상태로 유지되고, 상기 전달 스위칭 소자는 온 상태로 유지되어 상기 제1 이득 증폭기의 상기 제1 캐패시터에 샘플링되어 저장된 값은상기제2이득증폭기의상기제1캐패시터샘플링되어저장되는아날로그-메모리 회로. [청구항 20] 제 19 항에 있어서,상기 입력 스위칭 소자는 상기 제2 이득 증폭기의 증폭-모드시 오프 상태로 유지되고, 상기 전달 스위칭 소자는 온-상태로 유지되어 상기 제2 이득 증폭기의 제1 캐패시터에 샘플링되어 저장된 값은상기제1이득증폭기의상기제1캐패시터샘플링되어저장되는아날로그-메모리 회로. [청구항 21] 제1 스위칭부; 및 상기 제1 스위칭부의 동작에 응답하여 서로 루프 형태로 접속된 제1 및 제2 이득 증폭기를 포함하되, 상기 제1 및 제2 이득 증폭기 중 적어도 하나의 이득 증폭기는, 복수의 스위칭소자를 포함하는 제2 스위칭부 상기 제2 스위칭부의 동작에 응답하여 샘플링-모드시 입력신호와 입력 옵셋을 샘플링하여 저장하고, 증폭-모드시 상기 입력 옵셋을 샘플링하여 저장하는 제1 캐패시터 상기 제2 스위칭부의 동작에 응답하여 상기 샘플링-모드시 상기 입력 옵셋을 샘플링하여 저장하고, 상기 증폭-모드시 출력신호와 상기 입력 옵셋을 샘플링하여 저장하는 제2 캐패시터; 및 상기 증폭-모드시 상기 제1 캐패시터의 정전용량과 상기 제2 캐패시터의 정전용량 간의 비를 이득값으로 하여 상기 입력신호를 증폭하여 상기 출력신호를 출력하는 증폭부; 및 상기 제2 스위칭부의 동작에 응답하여 보상-모드시 상기 출력신호와 상기 입력신호의 차 값을 샘플링하여 저장하 제3 캐패시터를 를 포함하고, 상기 복수의 스위칭소자 중에서 하나의 스위칭소자의 일단은 입력단과 상기 제1 캐패시터의 일단에 공통으로 접속하고 타단은 접지전압단에 에 접속하며, 상기 하나의 스위칭소자는 상기 복수의 스위칭소자 중에서 상기 제2 캐패시터의 타단과 상기 증폭부의 출력단에 양단이 각각 접속하는 다른 하나의 스위칭소자와 동일 상태로 온(on) 및 오프(off) 동작하는 것을 특징으로 하는 아날로그-메모리 회로 [청구항 22] 제 21 항에 있어서,상기 제1 스위칭부는, 상기 제1 이득 증폭기의 입력단으로 입력신호를 제공하는 입력 스위칭 소자;상기 제1 이득 증폭기의 입력단과 상기 제2 이득 증폭기의 출력단에 양단이 각각 접속하는 전달 스위칭 소자; 및상기 제1 이득 증폭기의 출력단에 일단이 접속되어 신호를 출력하는 출력 스위칭 소자포함하는아날로그-메모리 회로. [청구항 23] 제 22 항에 있어서,상기 입력 스위칭 소자는 상기 제1 이득 증폭기의 샘플링-모드시 온 상태로 유지되고, 상기 전달 스위칭 소자는 오프 상태로 유지되어 상기 입력신호가상기제1이득증폭기의상기제1캐패시터샘플링되어저장되는아날로그-메모리 회로. [청구항 24] 제 23 항에 있어서,상기 입력 스위칭 소자는 상기 제1 이득 증폭기의 증폭-모드시 오프 상태로 유지되고, 상기 전달 스위칭 소자는 온 상태로 유지되어 상기 제1 이득 증폭기의 상기 제1 캐패시터에 샘플링되어 저장된 값은상기제2이득증폭기의상기제1캐패시터샘플링되어저장되는아날로그-메모리 회로. [청구항 25] 제 24 항에 있어서,상기 입력 스위칭 소자는 상기 제2 이득 증폭기의 증폭-모드시 오프 상태로 유지되고, 상기 전달 스위칭 소자는 온-상태로 유지되어 상기 제2 이득 증폭기의 제1 캐패시터에 샘플링되어 저장된 값은상기제1이득증폭기의상기제1캐패시터샘플링되어저장되는아날로그-메모리 회로. [청구항 26] 제1 스위칭부; 및 상기 제1 스위칭부의 동작에 응답하여 서로 루프 형태로 접속된 제1 및 제2 이득 증폭기를 포함하되, 상기 제1 및 제2 이득 증폭기 중 적어도 하나의 이득 증폭기는, 입력신호가 제공되는 입력단과 접지전압단 사이에 배치되는 제1 스위칭소자를 포함하여 복수의 스위칭소자를 구비하는 제2 스위칭부 상기 제2 스위칭부의 동작에 응답하여 샘플링-모드시 입력신호와 입력 옵셋을 샘플링하여 저장하고, 증폭-모드시 상기 입력 옵셋을 샘플링하여 저장하는 제1 캐패시터 상기 제2 스위칭부의 동작에 응답하여 상기 샘플링-모드시 상기 입력 옵셋을 샘플링하여 저장하고, 상기 증폭-모드시 출력신호와 상기 입력 옵셋을 샘플링하여 저장하는 제2 캐패시터; 및 상기 증폭-모드시 상기 제1 캐패시터의 정전용량과 상기 제2 캐패시터의 정전용량 간의 비를 이득값으로 하여 상기 입력신호를 증폭하여 상기 출력신호를 출력하는 증폭부; 및 상기 제2 스위칭부의 동작에 응답하여 보상-모드시 상기 출력신호와 상기 입력신호의 차 값을 샘플링하여 저장하 제3 캐패시터를 를 포함하며, 상기 제1 스위칭소자의 일단은 상기 입력단과 상기 제1 캐패시터의 일단에 공통으로 접속하고, 타단은 상기 제3 캐피시터의 일단과 상기 증폭부의 출력단에 공통으로 접속하는 것을 특징으로 하는 아날로그-메모리 회로