프로그래밍 가능 로직 셀의 어레이를 갖는 전자 회로 document_id 1020057000328

[청구항 2] 제 1 항에 있어서,상기 프로그래밍 가능 로직 유닛 중 적어도 하나는,상기 입력 회로로부터 상기 로직 입력 신호를 수신하도록 결합된 입력단과 출력단을 구비하는 구성 가능한 룩-업 테이블 회로(configurable look-up table circuit)와,제어 가능한 반전/비반전 회로(a controllable inverter/non-inverter circuit)를 포함하고,상기 룩-업 테이블 회로의 상기 출력단은 상기 반전/비반전 회로를 통해 상기 출력 회로에 결합되고, 상기 캐리 체인의 캐리 출력단은 상기 반전/비반전 회로의 반전/비반전 제어 입력단결합되는전자 회로. [청구항 3] 제 1 항에 있어서,상기 셀은 상기 캐리 체인의 적어도 하나의 캐리 출력 결정 동작을 제어하도록 구성된 감산 제어 회로(a subtraction control circuit)을 포함하고,상기 캐리 체인은 상기 캐리 체인을 따라 각 위치에서 상기 입력 신호와 캐리 입력 신호들로부터 캐리 출력 신호를 결정하고, 상기 감산 제어 회로에 의한 제어는 감산 제어 신호의 제어 하에서, 적어도 가산에 적절한 결정과 감산에 적절한 결정 사이에서 상기 캐리 출력 결정스위칭하는전자 회로. [청구항 4] 제 1 항에 있어서,상기 셀은 각각의 프로그래밍 가능 로직 유닛에 대해 제각기의 승산 회로(multiplication circuit)를 포함하고,상기 승산 회로는 상기 프로그래밍 가능 로직 유닛의 입력단에 적어도 하나의 상기 입력 신호를 공급하기 전에,상기프로그래밍가능로직유닛의적어도하나의입력신호를피승수곱하도록결합되는전자 회로. [청구항 5] 제 1 항에 있어서,각각의 상기 프로그래밍 가능 로직 유닛은 상기 로직 입력단으로부터의 신호에 대해 2개의 유닛 입력단을 구비하고, 각각의 상기 프로그래밍 가능 로직 유닛은 상기 로직 입력단의 모든 2-입력 비트 로직 기능을 독립적으로 구현하도록 구성가능한전자 회로. [청구항 6] 제 1 항에 있어서,상기 캐리 체인 회로는 설정 메모리로부터의 설정 정보의 제어 하에서, 상기 위치와 상기 셀의 상기 캐리 입력 사이에 설정 가능한 결합을 구비하여 상기 캐리 체인에 대한 캐리 입력 신호와 표준 신호 중 어느하나를구성가능하게공급하는전자 회로. [청구항 7] 제 1 항에 있어서,상기 캐리 체인 회로는 설정 메모리로부터의 설정 정보의 제어 하에서, 각각 상기 위치들의 각 위치와 상기 프로그래밍 가능 로직 유닛의 각각 사이에 결합되어 있는 복수의 설정 가능한 결합을 구비하여 상기 프로그래밍 가능 로직 회로에 대한 상기 위치로부터의 캐리 신호나 상기 캐리 체인을 통해 전파된 것이 아닌추가신호를설정가능하게제공하는전자 회로. [청구항 8] 제 7 항에 있어서,각각의 상기 프로그래밍 가능 로직 유닛은,상기 입력 회로로부터 상기 로직 입력 신호를 수신하도록 결합된 입력단과 출력단을 구비하는 설정 가능한 룩-업 테이블 회로와,제어 가능한 반전/비반전 회로―상기 룩-업 테이블 회로의 상기 출력단은 상기 반전/비반전 회로를 통해 상기 출력 회로에 결합되고, 상기 설정 가능한 결합은 상기 반전/비반전 회로의 반전/비반전 제어 입력단에 결합됨―와,상기 프로그래밍 가능 로직 유닛의 입력단에 접속된 입력단과, 상기 프로그래밍 가능 로직 유닛에 대해 공통인 멀티플렉스 제어 신호의 어서트(assert)에 따라서 상기 다른 신호를 제공하도록 설정 가능하게 결합된 출력단을 구비하는 배타적 or 회로포함하는전자 회로. [청구항 9] 제 1 항에 있어서,상기 입력 회로는 상기 셀의 상기 신호 입력단과 상기 프로그래밍 가능 로직 유닛의 입력단 사이의 모든 가능한 결합 중에서 오로지 적절한 서브세트(subset)만을 제공하도록 설정 가능하게 배열되고, 상기 서브세트는, 상기 신호 입력단의 각각이 상기 프로그래밍 가능 로직 유닛의 각각의 각 입력단에 결합되는 다중-비트 오퍼랜드 결합과, 상기 신호 입력단의 서브세트가 상기 프로그래밍 가능 로직 유닛의 각각의 입력단에 결합되는 랜덤 로직 결합포함하는전자 회로. [청구항 10] 제 7 항에 있어서,상기 서브세트는, 상기 신호 입력단의 제 1 및 제 2 서브세트가 상기 다수의 프로그래밍 가능 유닛의 제 1 및 제 2 서브세트의 각각의 입력단에 결합되는 2-비트 출력 랜덤 로직 결합포함하는전자 회로. [청구항 11] 제 1 항에 있어서,각각의 상기 프로그래밍 가능 로직 유닛이 각각의 입력-출력 관계를 제공하도록 구성되고, 상기 로직 입력단으로부터의 로직 입력 신호가 어떤 프로그래밍 가능 로직 유닛으로부터의 로직 출력 신호가 상기 출력 회로의 로직 출력단으로 전달될 것인지를 선택하는랜덤로직기능수행하도록구성되는전자 회로. [청구항 12] 제 1 항에 있어서,각각의 상기 프로그래밍 가능 로직 유닛이 상기 캐리 체인으로부터의 캐리 입력 신호에 따라서 동일한 입력-출력 관계를 제공하도록 설정되고, 상기 출력 회로가 상기 프로그래밍 가능 로직 유닛으로부터 병렬로 출력 신호를 출력하는 다중-비트오퍼랜드신호처리기능수행하도록구성되는전자 회로. [청구항 13] 제 1 항에 있어서,각각의 상기 프로그래밍 가능 로직 유닛이 자신의 입력 신호 중 하나를 출력단으로 전달하도록 구성되고, 이러한 전달 과정 동안에 상기 프로그래밍 가능 로직 유닛에 대해 공통인 멀티플렉서 제어 신호가 어서트되면 상기 입력 신호 중 하나를 반전시키도록 구성되며, 상기 프로그래밍 가능 로직 유닛의 상기 입력 신호들은 서로 상이한멀티플렉싱기능수행하도록구성되는전자 회로.