인듐-도프 하부-영역을 가지는 게이트 분리 영역을 포함하는 반도체 구조물 document_id 1020057003397

[청구항 2] 제 1항에 있어서,상기 포켓 영역이 1x1012 atoms/cm3 에서 1x1013 atoms/cm3까지의인듐농도포함하는것을특징으로 하는반도체 구조물. [청구항 3] 제 1항에 있어서,상기 반도체 구조물은 상기 제3 게이트 구조 아래로 부분적으로 확장하는 한 쌍의 소스/드레인 영역을 추가로 포함하며, 상기 소스/드레인 영역은 n-타입 도펀트가 주종으로서 도프되며, 상기 제3 게이트 구조의 게이트 스택이 p-타입 도펀트로 주로 도프된 도전적으로 도프된물질층포함하는것을특징으로 하는반도체 구조물. [청구항 4] 제 3항에 있어서,상기 도전적으로 도프된 물질이 1x1018 atoms/cm3 이상 n-타입 도펀트 및 1x1018 atoms/cm3 이상 p-타입도펀트포함하는것을특징으로 하는반도체 구조물. [청구항 5] 제 1항에 있어서,상기 게이트 구조 쌍은 트랜지스터 스택을 가지는 한 쌍의 트랜지스터를 포함하고, 각각의 상기 트랜지스터 스택은 트랜지스터 스택 폭을 가지며, 이때 각각의 상기 트랜지스터는 상기 반도체성 물질 내에 규정된 채널 영역 위에 배치되고, 각각의 채널 영역은 상기 트랜지스터 스택 폭보다 작은 포켓 폭을 가지는인듐도프채널포켓포함하는것을특징으로 하는반도체 구조물. [청구항 6] 제 5항에 있어서,상기 채널 영역이 추가적으로 1x1012 atoms/cm3 에서 2x1012 atoms/cm3까지의보론도프되는것을특징으로 하는반도체 구조물. [청구항 7] 제 1항에 있어서,상기 게이트 구조 쌍 각각은,- 폴리실리콘 층, 및- 상기 폴리실리콘 층 위의 금속 물질을 포함하며, 상기 금속 물질이 평탄화된상부표면가지는것을특징으로 하는반도체 구조물. [청구항 9] 제 8항에 있어서,각각의 상기 게이트 구조 쌍이 텅스텐을 포함하는 층포함하는 것을특징으로 반도체 구조물. [청구항 11] 제 10항에 있어서,상기 분리 영역이 얕은트렌치분리영역포함하는것을특징으로 하는반도체 구조. [청구항 12] 제 10항에 있어서,상기 분리 영역은 사이에 끼는 절연성 물질(intervening insulative material)에 의해 제2 도전적으로-도프된 물질로부터 분리된 제1 도전적으로-도프된 물질을 가지는 분리 게이트를 포함하고, 상기 제1 도전적으로 도프된 물질은 p-타입 주종 도펀트를 포함하며, 그리고 추가로 상기 분리 게이트 아래에 부족한인듐도프포켓포함하는것을특징으로 하는반도체 구조. [청구항 13] 제 10항에 있어서,상기 분리 영역은 분리 게이트를 포함하며, 그리고 추가로 기판 내에 배치된 도프된 포켓 영역을 포함하는데, 상기 기판은 상기 분리 게이트 아래에 놓이며, 상기 분리 게이트에 상대적으로 측면으로 중심두는반도체 구조. [청구항 14] 제 13항에 있어서,상기 도프된 포켓 영역은 인듐으로 약하게 도프되고, 상기 분리 게이트는 사이에 끼는 절연성 물질에 의해 제2 도전적으로-도프된 물질로부터 분리된 제1 도전적으로-도프된 물질을 포함하며, 그리고 이때 상기 제1 도전적으로 도프된물질내의주종도펀트타입인것을특징으로 하는반도체 기판. [청구항 15] 제 13항에 있어서,상기 도프된 포켓 영역의 일부분 이상이인듐도프된것을특징으로 하는반도체 기판. [청구항 17] 제 16항에 있어서,상기 인듐 주입이 상기 필드 효과 트랜지스터의 비트라인측 소스/드레인 영역연관되는것을특징으로 하는반도체 구조물. [청구항 19] 제 18항에 있어서,상기 제1 타입 도펀트가 n-타입이고,제2타입도펀트타입인것을특징으로 하는반도체 구조물. [청구항 20] 제 18항에 있어서,상기 제2 타입 도펀트가인듐인것을특징으로 하는반도체 구조물. [청구항 21] 제 18항에 있어서,상기 확산 영역 확장을 포함하는 상기 확산 영역이비트라인접촉연관되는것을특징으로 하는반도체 구조물. [청구항 23] 제 22항에 있어서,상기 반도체 구조물이 각각의 제1 및 제2 트랜지스터 구조물 아래 상기 기판 내에 규정되는 채널 영역을 추가로 포함하고, 상기 채널 영역의 일부분 이상이인듐도프되는것을특징으로 하는반도체 구조물. [청구항 24] 제 22항에 있어서,상기 반도체 구조물이 상기 제4 소스/드레인 영역의 제1 측면과 연관된 소스/드레인 확장을 추가로 포함하고, 상기 소스/드레인 확장이 제2 타입 도펀트로 도프되며, 상기 제4 소스/드레인 영역의 제1 측면이 상기 제2 트랜지스터 구조물 아래로 더 확장하고, 확장이 상기 제4 소스/드레인 영역의 제2 측면 및 상기 제3 소스/드레인 영역존재하지않는것을특징으로 하는반도체 구조물. [청구항 25] 제 22항에 있어서,상기 반도체 구조물이 제1및제2트랜지스터구조물사이의분리구조를추가포함하는것을특징으로 하는반도체 구조물. [청구항 26] 제 25항에 있어서,상기 반도체 구조물이 상기 분리 구조 아래의 상기 반도체성 물질 내에 도프된 포켓 영역을 추가로 포함하고, 상기 포켓 영역의 일부분 이상이인듐도프되는것을특징으로 하는반도체 구조물. [청구항 27] 제 25항에 있어서,상기 분리 구조는 사이게 끼는 절연성 물질에 의해 제2 도전적으로-도프된 물질로부터 분리된 제1 도전적으로-도프된 물질을 포함하고, 제1 도전적으로-도프된 물질은 1x1018 atoms/cm3 이상의 n-타입 도펀트 및 1x1018 atoms/cm3 이상의 p-타입도펀트도프되는것을특징으로 하는반도체 구조물. [청구항 28] 제 27항에 있어서,상기 제1 도전적으로 도프된물질내의주종도펀트타입인것을특징으로 하는반도체 구조물. [청구항 29] 제 28항에 있어서,상기 반도체 구조물이 상기 분리 구조 아래에 어떤 인듐 주입도 없는 것특징으로 하는반도체 구조물. [청구항 30] 제 28항에 있어서,상기 반도체 구조물이 상기 분리 구조 아래에 약하게 도프된인듐주입가지는것을특징으로 하는반도체 구조물. [청구항 31] 제 22항에 있어서,상기 반도체 구조물이 상기 제1 및 제2 트랜지스터 구조물 사이의 얕은트랜치분리영역을추가포함하는것을특징으로 하는반도체 구조물. [청구항 33] 제 32항에 있어서,상기 인듐 주입이 제1 인듐 주입이고, 추가로 - 제2 인듐 주입,- 상기 제3 노드와 관련된 확산 영역과 연관된 인듐 주입이 없는 것을 포함하고, 상기 제2 인듐 주입은 상기 제3 노드와 연관된 상기 확산 영역 내 및 상기 제2 게이트 아래에 있으며, 이때 상기 제4 노드가비트라인접촉과전기적연결된것을특징으로 하는dram 구조물. [청구항 34] 제 32항에 있어서,상기 분리 영역은 전체 폭(total width)을 가지는 분리 구조를 포함하고, 추가로 상기 분리 구조 아래에 도프된 포켓을 포함하며, 상기 도프된 포켓은 상기 분리 구조 전체 폭의 반과 같거나 또는 작은폭포함하는것을특징으로 하는dram 구조물. [청구항 35] 제 32항에 있어서,각각의 상기 게이트 구조는 반대쪽 게이트 측벽 및 상기 게이트 측벽을 따라서 게이트 측벽과 접촉한 내부 표면과 상기 측벽으로부터 떨어진 외부 표면을 가지는 한 쌍의 절연성 스페이서를 포함하고, 각각의 게이트 구조는 상응하는 게이트와 관련된 절연성 스페이서 쌍의 외부 표면 사이의 최대 거리에 대응하는 전체 폭을 포함하며, 그리고 상기 dram 구조는 각각의 상기 게이트 구조 아래의 도전적으로 도프된 채널 영역을 추가로 포함하며, 상기 채널 영역의 일부분 이상이 인듐으로 도프되고, 상기 부분이 상기 게이트 구조 전체 폭의 반과 같거나 또는 작은폭포함하는것을특징으로 하는dram 구조물.