문맥 (context)
[청구항 1]
입력 신호 y(k)의 샘플들을 저장하기 위한 입력 메모리 버퍼(16)
재 발생된 사용자 코드를 발생시키기 위한 코드 발생기 회로(30)
입력 신호 y(k)가 각 수신된 다중 경로 요소들의 시간 지연들과 진폭들을 산출하기 위한 채널 지연 프로파일 에너지의 평가 장치(24)
복수개의 핑거들(18);
입력 신호 y(k)의 가장 강력한 다중 경로 요소들을 선택하고, 상기 다중 경로 요소들을 핑거들(18)에 할당하기 위한 채널 지연 프로파일 에너지를 처리하는 핑거 할당 유닛(26)을 구비하는 확산 스펙트럼 디지털 통신 수신기에 있어서,
상기 채널 지연 프로파일 에너지의 평가를 위한 장치(24)는 입력 신호 y(k)의 복수의 샘플들을 입력 메모리 버퍼(16)의 메모리위치로부터 계속적으로 신호를 읽기 위한 제1 입력부(41)와, 재 발생된 사용자 코드를 코드 발생기 회로(30)로부터 수신하기 위한 제2 입력부(43)와, 입력 신호의 상기 복수의 샘플들과 상기 재 발생된 사용자 코드 사이의 상관 동작의 수단에 의해 채널 지연 프로파일 에너지(dp(l))의 값을 발생하는 출력부를 포함하여 구성하는 기본 상관기(32)와,
채널 지연 프로파일 에너지(dp(l))의 새로운 값을 산출하기 위해 기본 상관기(32)의 새로운 상관 동작에 해당하는 각 어드레싱(addressing) 동작을 상기 메모리 버퍼(16)의 메모리 위치내용으로 기본 상관기(32)의 제1 입력부(41)가 계속적으로 입력받도록 상기 입력 메모리 버퍼(16)를 어드레싱(addressing) 하기 위한 메모 리 제어기 회로(36)를 포함하여 구성되는 것을 특징으로 하는 확산 스펙트럼 디지털 통신 수신기
[청구항 2]
제 1 항에 있어서,상기 채널 지연 프로파일 에너지(dp(l))의 값들은 점진적으로프로파일누적메모리저장되는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 3]
제 2 항에 있어서,메모리 제어기 회로(36)는 메모리 버퍼(16)로부터 기본 상관기(32)가 읽기 동작을 수행하고, 프로파일 누적 메모리(34)에 기록 동작을 수행하도록,프로파일누적메모리드레스하는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 4]
제 3 항에 있어서,상기 메모리 제어기 회로(36)는 입력 메모리 버퍼(16)와 프로파일 누적 메모리(34)의 어드레싱을 매 nc(nc는 적분 윈도우 크기) 칩마다 업데이트하여, 기본 상관기(32)의 읽기와기록위치들변경하는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 5]
제 3 항에 있어서,상기 입력 메모리 버퍼(16)와 프로파일 누적 메모리(34)의 최종 메모리 위치가 도달될 때, 어드레싱이 상기 두 메모리들(16, 34)의 첫번째 위치에서주기적다시시작하는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 6]
제 3 항에 있어서,상기 기본 상관기(32)는 입력 메모리 버퍼(16)와 프로파일 누적 메모리(34) 의 다수의 메모리 위치들 사이의 다수의 칩 주파수(fc)에서시간다중화되는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 7]
제 2 항에 있어서,지연 프로파일 에너지(dpacc(l))는 몇몇 지연 프로파일들의 에너지들(dpi(l))을누적획득되어지는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 10]
재 발생된 사용자 코드를 발생시키기 위한 코드 발생기 회로(52)
상기 재 발생된 사용자 코드의 샘플들을 저장하기 위한 메모리 버퍼(50)
수신기에 수신된 입력 신호(y(k))의 각 수신 다중 경로 요소의 시간 지연들과 진폭들을 산출하기 위한 채널 지연 프로파일 에너지의 평가를 위한 장치(64)
복수개의 핑거들(78);
입력 신호(y(k))에서 가장 강한 다중 경로 요소들을 선택하고, 상기 선택된 요소들을 핑거들(78)에 할당하기 위해 상기 채널 지연 프로파일 에너지 처리를 위한 핑거 할당 유닛(76)을 구비하는 확산 스펙트럼 디지털 통신 수신기에 있어서,
상기 채널 지연 프로파일 에너지의 평가를 위한 장치(64)는 상기 입력 신호(y(k))를 수신하는 제1 입력부(41)와, 상기 재 발생된 사용자 코드의 복수의 샘플들을 메모리 버퍼(50)의 메모리 위치에서 순차적으로 읽기 위한 제2 입력부(43)와, 상기 입력 신호와 상기 재 발생된 사용자 코드의 복수의 샘플들 사이의 상관 동작의 수단에 의해 상기 채널 지연 프로파일 에너지(dp(l))의 값을 발생시키기 위한 출력부를 가지는 기본 상관기(54)와,
채널 지연 프로파일 에너지(dp(l))의 새로운 값을 산출하기 위해, 상기 기본 상관기(54)가 새로운 상관 동작에 해당하는 각각의 어드레싱 동작마다 상기 기본 상관기(54)의 제2 입력부(43)가 상기 메모리 버퍼(50)의 메모리 위치 내용을 순차적으로 공급받도록 상기 메모리 버퍼(50)를 어드레싱(addressing) 하기 위한 메모리 제어기 회로(58)를 포함하여 구성되는 것을 특징으로 하는 확산 스펙트럼 디지털 통신 수신기
[청구항 11]
제 10 항에 있어서,상기 채널 지연 프로파일 에너지(dp(l))의 값들은 프로파일 누적 메모리(56)에점진적저장되는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 12]
제 11 항에 있어서,상기 메모리 제어기 회로(58)는 상기 메모리 버퍼(50)로부터 기본 상관기(54)의 읽기 동작을 수행하고, 프로파일 누적 메모리(56)로 기록 동작을 수행하도록,상기프로파일누적메모리드레스하는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 13]
제 12 항에 있어서,상기 메모리 제어기 회로(58)는 입력 메모리 버퍼(50)와 프로파일 누적 메모리(56)의 어드레싱을 매 nc(nc는 적분 윈도우 크기) 칩마다 업데이트하여, 기본 상관기(54)의 읽기와기록위치들변경하는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 14]
제 12 항에 있어서,상기 메모리 버퍼(50)와 프로파일 누적 메모리(56)의 최종 메모리 위치가 도착될 때, 어드레싱이 상기 두 메모리들(50, 56)의 첫번째 위치에서주기적다시시작하는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 15]
제 12 항에 있어서,상기 기본 상관기(54)는 상기 메모리 버퍼(50)와 상기 프로파일 누적 메모리(56)의 다수의 메모리 위치들 사이의 다수의 칩 주파수(fc)에서시간다중화되는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
[청구항 16]
제 12 항에 있어서,상기 지연 프로파일 에너지(dpacc(l))는 몇몇 지연 프로파일들의 에너지들(dpi(l)) 누적에 의해획득되어지는것을특징으로 하는확산 스펙트럼 디지털 통신 수신기.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
확산 스펙트럼 디지털 통신 수신기에서 메모리 제어기 회로가 입력 메모리 버퍼와 프로파일 누적 메모리의 어드레싱을 업데이트하여 기본 상관기의 읽기 및 기록 위치를 변경하는 주기는 무엇을 기준으로 하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation메모리 제어기 회로가 입력 메모리 버퍼와 프로파일 누적 메모리의 어드레싱을 업데이트하여 상관기의 읽기 및 기록 위치를 변경하는 기준 주기를 찾는 것이다.
-
2정보 추출
information_extraction청구항 4와 청구항 13에서 메모리 제어기 회로의 어드레싱 업데이트 주기와 관련된 내용을 추출한다.
- 상기 메모리 제어기 회로(36)는 입력 메모리 버퍼(16)와 프로파일 누적 메모리(34)의 어드레싱을 매 nc(nc는 적분 윈도우 크기) 칩마다 업데이트하여, 기본 상관기(32)의 읽기와기록위치들변경하는것을특징으로 하는
-
3근거 선택
evidence_selection어드레싱 업데이트 주기를 명시한 '매 nc(nc는 적분 윈도우 크기) 칩마다' 구절을 선택한다.
- 매 nc(nc는 적분 윈도우 크기) 칩마다 업데이트하여
-
4논리 통합
logical_integration메모리 제어기 회로가 어드레싱을 업데이트하는 주기는 '매 nc 칩마다'이며, 여기서 nc는 적분 윈도우 크기를 의미함을 확인한다.
- 매 nc(nc는 적분 윈도우 크기) 칩마다 업데이트하여
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 '매 nc(nc는 적분 윈도우 크기) 칩마다'를 도출한다.
- 매 nc(nc는 적분 윈도우 크기) 칩마다 업데이트하여
-
6답변 생성
answer_generation추출된 근거를 바탕으로 최종 답변을 작성한다.
- 매 nc(nc는 적분 윈도우 크기) 칩마다
최종 답변 (final_answer)
메모리 제어기 회로는 적분 윈도우 크기인 Nc를 기준으로, 매 Nc 칩마다 입력 메모리 버퍼와 프로파일 누적 메모리의 어드레싱을 업데이트하여 기본 상관기의 읽기 및 기록 위치를 변경한다.
핵심 해석 (core_interpretation)
확산 스펙트럼 디지털 통신 수신기에서 메모리 제어기 회로가 적분 윈도우 크기(nc)를 기준으로 어드레싱을 업데이트함으로써 상관기의 읽기 및 기록 위치를 제어하는 기술적 메커니즘을 나타낸다.