데이터 처리 시스템, 회로 구조, 집적 회로, 프로그램제품, 데이터 통신 방법, 디지털 데이터 스트림에 대한억세스 제어 제공 방법 및 억세스 카드 document_id 1020057011071

[청구항 3] 제 2 항에 있어서,상기 멀티-채널 직렬 인터페이스 회로는 상기 하드웨어 암호화 회로에 결합되고, 상기 하드웨어 암호화 회로에 의해 출력된 암호화 데이터를 pci-express 호환 가능 상호 접속을 통해 전송하도록 구성된 pci-express 호환 가능 인터페이스 로직포함하는,회로 구조체. [청구항 4] 제 2 항에 있어서,상기 하드웨어 암호화 회로에 결합된 로직 블록을 더 포함하되, 상기 로직 블록은 그에 의해 출력된 데이터가 상기 직렬 상호 접속을 통한 전송전에 암호화되도록, 상기 직렬 상호 접속을 통해 상기 하드웨어 암호화 회로에 전송하기 위한데이터출력하도록구성되는,회로 구조체. [청구항 5] 제 4 항에 있어서,상기 로직 블록은 다수의 가상 채널중 암호화되지 않은 가상 채널을 통해 전송하기 위한 추가적인데이터출력하도록구성된,회로 구조체. [청구항 6] 제 4 항에 있어서,상기 로직 블록은 오로지 상기 전용 암호화 가상 채널상의 상기 직렬 상호 접속을 통해서데이터출력하도록구성된회로 구조체. [청구항 7] 제 4 항에 있어서,상기 멀티-채널 직렬 인터페이스 회로에 결합되어, 다수의 가상 채널중 암호화되지 않은 가상 채널을 통해 전송하기 위한 데이터를 출력하도록 구성된 제 2 로직 블록더 포함하는,회로 구조체. [청구항 8] 제 4 항에 있어서,상기 하드웨어 암호화 회로에 결합되어, 상기 전용 암호화 가상 채널을 통해 전송하기 위한 데이터를 출력하도록 구성된 제 2 로직 블록더 포함하는,회로 구조체. [청구항 9] 제 4 항에 있어서,상기 멀티-채널 직렬 인터페이스 회로 및 상기 로직 블록의 중간에 결합된 하드웨어 암호 해제 회로를 더 포함하고, 상기 하드웨어 암호 해제 회로는 상기 멀티-채널 직렬 인터페이스 회로에 의해 상기 직렬 상호 접속으로부터 수신되고 상기 전용 암호화 가상 채널을 통해 전송되는 암호화된데이터를암호해제하도록구성되는,회로 구조체. [청구항 10] 제 4 항에 있어서,상기 다수의 가상 채널은 상기 전용 암호화 가상 채널을 통한 보안 통신을 인증하는 인증 데이터를 전송하도록 구성된 디폴트 가상 채널포함하는,회로 구조체. [청구항 33] 제 32 항에 있어서,상기 제 2 암호화된 데이터 스트림을 암호 해제하여, 그로부터, 제 2 암호 해제된 데이터 스트림을 생성하도록 구성된 제 2 암호 해제 로직더 포함하는,회로 구조체. [청구항 34] 제 33 항에 있어서,변조된 입력 신호로 부터 상기 제 1 암호화된 데이터 스트림을 생성하도록 구성된 복조 로직더 포함하는,회로 구조체. [청구항 35] 제 34 항에 있어서,상기 제 2 암호 해제된 데이터 스트림을 디코딩하도록 구성된 디코더 로직더 포함하는,회로 구조체. [청구항 36] 제 35 항에 있어서,상기 변조된 입력 신호는 위성 방송 신호를 포함하고, 상기 제 1 암호화된 데이터 스트림은 암호화된 mpeg 데이터 스트림을 포함하며, 상기 제 2 집적 회로에서 상기 제 2 암호 해제된 데이터 스트림을 디코딩하는 것은, 상기 제 2 암호 해제된 스트림에 대해 mpeg디코딩실행하는것을포함하는,회로 구조체. [청구항 37] 제 35 항에 있어서,상기 복조 로직과, 상기 제 1 암호 해제 로직과, 상기 암호화 로직 및 상기 멀티-채널 직렬 인터페이스 회로는 제 1 집적 회로상에 배치되고, 상기 제 2 암호 해제 로직과 디코더 로직은 제 2 집적 회로상에 배치되며, 상기 제 2 집적 회로는 상기 멀티-채널 직렬 상호 접속에 결합된 제 2 멀티-채널 직렬 인터페이스 회로를 포함하여, 그로 부터 상기 제 2 암호화된 데이터 스트림수신하는,회로 구조체. [청구항 38] 제 32 항에 있어서,상기 암호 해제 로직은 상기 제 1 암호화된 데이터 스트림에 대해 국부 억세스제어실행하도록구성된,회로 구조체. [청구항 39] 제 32 항에 있어서,상기 암호 해제 로직은, 상기 제 1 암호화된 데이터 스트림에 대해 가입자 억세스제어실행하도록구성된,회로 구조체. [청구항 40] 제 32 항에 있어서,상기 멀티-채널 직렬 인터페이스 회로는, 상기 암호화 로직에 결합되어, pci-express 호환 가능 상호 접속을 통해 제 1 암호화된 데이터 스트림을 전송하도록 구성된 pci-express 호환 가능 인터페이스 로직포함하는,회로 구조체. [청구항 43] 제 42 항에 있어서,상기 제 1 집적 회로가 배치되는 억세스 카드더 포함하는,데이터 처리 시스템.