가공데이터 · 특허 지식베이스

반송 신호 안에 이진 페이로드 내장을 위한 장치와 방법 document_id 1020057021716

출원번호
1020057021716
분류
전기(H섹션)
문맥 (context)
[청구항 1] 이산 값들의 제1시퀀스를 포함하는 반송 신호(110) 안으로 이진 페이로드(122)를 내장하기 위한 장치로서, 주파수를 오름차순으로 표현하는 정수 이진 스펙트럼 표현 값들의 집합을 공급하도록 설정된 순방향 정수 변환 알고리즘을 사용하여, 상기 이산 값들의 제1시퀀스를 스펙트럼 표현(114)으로 변환하는 수단(112)과 여기서, 상기 스펙트럼 표현 값들은 비트들을 포함하고, 상기 스펙트럼 표현 값의 각 비트에 각각 밸런시가 연합되고, 상기 스펙트럼 표현 값의 비트들 안에 있는 가장 높은 밸런시를 가진 셋비트가 스펙트럼 표현 값의 리딩비트가 되고, 상기 스펙트럼 표현 값의 모든 나머지 비트들은 리딩비트보다 낮은 밸런시를 가지며, 상기 스펙트럼 표현 값들에 대한 신호 한계 밸런시들을 결정하는 결정수단(116)과, 여기서 상기 신호 한계 밸런시들은 상기 스펙트럼 표현 값들의 각 리딩비트의 밸런시보다 적어도 한 레벨 이상의 밸런시 레벨이 낮은 것들이며 상기 신호 한계 밸런시들보다 같거나 낮은 밸런시를 가진 상기 스펙트럼 표현 값들의 비트들을 상기 이진 페이로드(122)에 따라 설정하여, 수정된 스펙트럼 표현 값들(124)을 얻는 설정수단(120)과 여기서 상기 신호 한계 밸런시보다 높은 밸런시의 비트들은 페이로드 내장에 이용될 수 없으며, 역방향 정수 변환 알고리즘을 사용하여, 상기 스펙트럼 표현 값들 대신에 상기 수정된 스펙트럼 표현 값들(124)이 들어 있는 정수 이진 스펙트럼 표현 값들의 집합을 이산 값들의 제2시퀀스(118)로 변환하여, 상기 페이로드(122)가 상기 이산 값들의 제2시퀀스(118) 안에 내장되도록 하는 변환수단(126)을 포함하여 이루어지는 이진 페이로드 내장을 위한 장치 [청구항 2] 청구항 1에 있어서,상기 결정 수단(116)이 이진 스펙트럼 표현 값들에 대한 각각의 신호 한계 밸런시를 결정하도록 구성되는데, 상기 신호 한계 밸런시는 그 대응하는 스펙트럼 표현 값들의 리딩비트의 밸런시보다 그 밸런시 레벨들의 숫자(152)만큼 낮은 것이 특징인 이진 페이로드 내장위한장치. [청구항 3] 청구항 1 또는 2에 있어서,상기 신호 한계 밸런시가 리딩비트의 밸런시보다 3 레벨이 낮거나 또는 더 낮은 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 4] 청구항 1에 있어서,상기 결정수단(116)은 스펙트럼 표현 값의 리딩 비트의 밸런시를 고려하지 아니하고 그 스펙트럼 표현 값에 대한 최소 가청 한계 밸런시를 결정하도록 추가로 구성되는데, 이것은 설정수단 (120)으로 하여금 상기 신호 한계 밸런시를 고려하지 아니하고 상기 최소 가청 한계 밸런시와 같거나 낮은 밸런시를 가진 상기 스펙트럼 표현 값들의 비트들을 상기 이진 페이로드(122)에 따라 설정하도록 하기 위한 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 5] 청구항 1에 있어서,상기 반송 신호는 오디오 신호이며, 상기 공급 수단 (116)은 음향 심리학적 모델을 신호 한계 밸런시로 이용하여 스펙트럼 표현 값의 밸런시를 결정하도록 구성되고, 스펙트럼 표현 값에 대한 음향 심리학적 마스킹 한계의 리딩비트 밸런시보다 같거나 또는 더 낮은 밸런시 레벨보다 1이 더 높게 결정하는 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 6] 청구항 5에 있어서,상기 공급수단(116)은 스펙트럼 표현 값의 신호 한계 밸런시를, 스펙트럼 표현 값에 대한 음향 심리학적 마스킹 한계의 리딩비트보다 한 밸런시 레벨 낮게 설정하도록 구성되는 것이 특징인 이진 페이로드 내장위한장치. [청구항 7] 청구항 5에 있어서,상기 결정수단(120)은 음향심리학적 모델을 사용하여 음향 심리학적 마스킹 한계를 계산하도록 구성되는데, 음향 심리학적 마스킹 한계 계산을 위하여 단지 상기 리딩 비트 또는 낮은 밸런시를 가진 비트들의 미리 결정된 수가 추가로 사용되며, 상기 설정수단(120)은 상기 스펙트럼 값의 리딩비트, 또는 낮은 밸런시를 가진 미리 결정된 수의 비트들을 조정하지 못하도록 구성되는 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 8] 청구항 1에 있어서,상기 반송 신호는 몇 개의 이산 값들의 시퀀스들을 포함하고, 상기 설정수단(120)은 시퀀스의 시작 또는 끝을 표시하는 상기 정수 이진 스펙트럼 표현 값들의 집합 안에 있는 리던던시 비트들을 삽입하도록 구성된 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 9] 청구항의 8에 있어서, 상기 리던던시 비트들은 체크섬을 나타내고, 정수 이진 스펙트럼 표현 값들의 다수의 연속하는 집합들 안으로 서로 미리 정해진 관련을 가지고 있는 체크섬들이 삽입되는 것을 특징으로 하는 이진 페이로드 내장을 위한 장치 [청구항 10] 청구항 1에 있어서,상기 변환 수단(112)은 최소 128에서 최대 2048의 이산 값들을 포함하는 시퀀스를 변환하기 위하여 구성된 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 11] 청구항 8에 있어서,상기 설정수단(120)은 셋비트 유형을 리던던시 비트들로서 사용하기 위하여 구성되고, 상기 리던던시 비트들은 설정수단 (120)에 의해 하나 또는 그 이상의 스펙트럼 표현 값들 안에 있는 한계 밸런시보다 낮은 밸런시를 가진 비트들 안에 설정되며, 상기 스펙트럼 표현 값의 주파수 및/또는 주파수들은 이진 스펙트럼 표현 값들 집합의 평균 주파수보다 높은 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 12] 제 8항의 장치로서, 상기 변환 수단 (112)는 반송 신호의 정보 내용에 따라 제1시퀀스의 길이를 변환하도록 구성되며, 상기 설정 수단(120)은 각 블록에 리던던시 비트들을 삽입하도록 구성되는 것을 특징으로 하는 이진 페이로드 내장을 위한 장치 [청구항 13] 청구항 1에 있어서,상기 반송 신호가 오디오 cd와 호환되는 오디오 신호인 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 14] 청구항 1에 있어서,이진 형식으로 삽입될 정보를 얻기 위해 본래의 페이로드를 리던던시 코딩하는 수단을 추가로 포함하며, 그 페이로드는 본래의 페이로드와 같은 정보를 표현하지만 본래의 페이로드보다 더 높은 데이터 리던던시를 포함하는 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 15] 청구항 1에 있어서,상기 페이로드는 압축된 비디오 데이터와 오디오 데이터 또는 압축된 버전의 반송 신호 자체인 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 16] 청구항 1에 있어서,상기 순방향 정수 변환 알고리즘과 상기 역방향 정수 변환 알고리즘은 intmdct 알고리즘을 포함하는 것을 특징으로 하는 이진 페이로드 내장위한장치. [청구항 18] 페이로드가 내장된 이산 값들의 제2시퀀스를 포함하는 수정된 반송 신호(130)로부터 페이로드를 추출하는 장치로서, 상기 페이로드는 정수 이진 스펙트럼 표현 값들의 집합으로부터 온 스펙트럼 표현 값들의 비트들을 설정함으로써 삽입되고, 여기서 스펙트럼 표현 값들은 비트들을 포함하고, 스펙트럼 표현 값의 각 비트들에 각각 밸런시가 연합하며, 스펙트럼 표현 값의 비트들 안의 가장 높은 밸런시를 가진 셋비트가 스펙트럼 표현 값의 리딩비트이고, 스펙트럼 표현 값들의 모든 나머지 비트들은 상기 리딩비트보다 낮은 밸런시를 가지고 있으며, 상기 정수 스펙트럼 표현 값들의 집합은 순방향 정수 변환 알고리즘을 이용하여 이산 값들의 제1시퀀스를 스펙트럼 표현으로 변환함으로써 발생되고, 그 변환 알고리즘은 주파수들을 오름차순으로 표현하는 상기 정수 이진 스펙트럼 표현 값들의 집합을 공급하기 위하여 구성되었으며, 상기 스펙트럼 표현 값의 셋비트들은 신호 한계 밸런시 보다 낮거나 같은 밸런시의 비트들이며 주파수들을 오름차순으로 표현하는 정수 이진 스펙트럼 표현 값들의 추출 셋(133)을 얻기 위하여 상기 순방향 정수 변환 알고리즘을 사용하여 샘플들의 제2시퀀스를 변환하기 위한 변환 수단(132) 스펙트럼 표현 값들과 연합된 신호 한계 밸런시들에 정보를 공급하기 위한 공급 수단(134); 및 밸런시가 스펙트럼 표현 값과 연합된 신호 한계 밸런시보다 작거나 같은 스펙트럼 표현 값들의 비트들만을 추출하고, 추출된 비트들은 이진 페이로드를 표현하는 것이 특징인 추출 수단(136)을 포함하는 이진 페이로드 추출 장치 [청구항 19] 청구항 18에 있어서,상기 수단(134)는 추출을 위한 장치에서 저장된 신호 한계 밸런시 데이터(134a)를 공급하기 위해 구성되고, 저장된 신호 한계 밸런시 데이터는 수정된 반송 신호 안에서 측면정보로서 미리 설정되거나 포함되는 것을 특징으로 하는 이진 페이로드 추출위한장치. [청구항 20] 청구항 19에 있어서,상기 측면 정보는 수정된반송신호안내장되지않는것특징인장치. [청구항 21] 청구항 18에 있어서,페이로드를 내장함에 있어서, 스펙트럼 표현 값의 리딩비트의 밸런시를 고려하지 않은 채 최소 가청 한계 밸런시가 이용되며, 이것은 상기 스펙트럼 표현 값의 비트의 가장 낮은 밸런시보다 높은 밸런시 레벨의 미리 결정된 수이며,상기 공급 수단(134)은 스펙트럼 표현 값에 대한 최소 가청 한계 밸런시를 공급하기구성된것을특징으로 하는장치. [청구항 22] 청구항 18에 있어서,페이로드를 내장함에 있어서, 신호 한계 밸런시는 음향 심리학적 모델을 사용하여 계산되었고, 공급 수단(134)은 동일한 음향 심리학적 모델을 사용하여 스펙트럼 표현 값에 대한 신호 한계 밸런시에 있는 정보를 결정하도록구성된것을특징으로 하는장치. [청구항 23] 청구항 22에 있어서,페이로드를 내장함에 있어서, 신호 한계 밸런시는 음향 심리학적 모델을 사용하여 계산되었고, 오직 리딩비트들 또는 낮은 밸런시를 가진 추가로 미리 결정된 수의 비트들이 마스킹 한계를 결정하는데에 사용되었으며, 상기 공급 수단(134)은 스펙트럼 표현 값을 위한 신호 한계 밸런시를 계산하기 위하여, 스펙트럼 표현 값마다의 정수 이진 스펙트럼 표현 값들의 추출 세트(133)의 낮은 밸런시를 가진 미리 결정된 수의 추가적인 비트들 또는 오직 리딩비트만을 사용하도록구성된것을특징으로 하는장치. [청구항 24] 청구항 18에 있어서,시 비트들이 정보 내장에 삽입되었으며, 상기 추출장치는 정보를 내장하는데에 사용된 블록 래스터를 결정하기 위한 수단을 추가로 포함하는데, 이 결정 수단은 상기 리던던시 비트들을 추출하기 위한 추출 수단 (136), 공급 수단 (134), 변환 수단 (132)를 반복적으로 구동하도록 구성되고, 상기 블록 래스터 결정 수단은 단기적으로 연속적인 블록들의 체크섬이 서로 미리 결정된 관계를 갖는 정확한 블록 래스터로서 블록 래스터를 식별하도록구성된것을특징으로 하는장치. [청구항 25] 청구항 24에 있어서,정보를 내장하는데 있어서 다른 블록 길이들이 이용되고, 다수의 블록들에 대한 추출된 체크섬들이 서로 미리 결정된 관계를 가질 때, 블록 길이와 블록 래스터를 정확히 식별하기 위하여 다양한 블록 길이들을 테스트하기 위한 변환 수단(132)을 구동하도록구성된것을특징으로 하는장치. [청구항 26] 청구항 18에 있어서,반송 신호는 오디오 신호이며, 페이로드가 압축된 버전의 오디오 신호를 포함하는 장치로서,압축된 오디오 신호의 재생을 위한 장치를 가진 추출 장치의 인터페이스 연결을 위한인터페이스포함하는것을특징으로 하는장치. [청구항 27] 청구항 26에 있어서,상기 인터페이스는 압축된 오디오 신호를 재생하는 휴대용 장치를 위한인터페이스인것을특징으로 하는장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
이진 페이로드를 내장하기 위한 장치에서, 스펙트럼 표현 값의 비트들 중 이진 페이로드(122)에 따라 설정될 수 있는 비트들은 밸런시가 어느 정도여야 하는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    이진 페이로드를 내장하기 위한 장치에서, 이진 페이로드에 따라 설정될 수 있는 스펙트럼 표현 값 비트들의 밸런시 조건을 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 1에서 설정수단(120)이 이진 페이로드(122)에 따라 비트들을 설정하는 조건에 관한 내용을 추출한다.

    • 상기 신호 한계 밸런시들보다 같거나 낮은 밸런시를 가진 상기 스펙트럼 표현 값들의 비트들을 상기 이진 페이로드(122)에 따라 설정하여
  3. 3근거 선택evidence_selection

    비트들이 설정되기 위한 밸런시 조건이 명시된 구절을 선택한다.

    • 상기 신호 한계 밸런시들보다 같거나 낮은 밸런시를 가진 상기 스펙트럼 표현 값들의 비트들
  4. 4논리 통합logical_integration

    설정수단(120)은 신호 한계 밸런시보다 같거나 낮은 밸런시를 가진 비트들을 이진 페이로드에 따라 설정한다는 논리를 도출한다.

    • 상기 신호 한계 밸런시들보다 같거나 낮은 밸런시를 가진 상기 스펙트럼 표현 값들의 비트들을 상기 이진 페이로드(122)에 따라 설정하여
  5. 5결론 도출conclusion_formulation

    질문에 대한 답변으로, 해당 비트들은 신호 한계 밸런시보다 같거나 낮은 밸런시를 가져야 함을 정리한다.

    • 상기 신호 한계 밸런시들보다 같거나 낮은 밸런시를 가진 상기 스펙트럼 표현 값들의 비트들
  6. 6답변 생성answer_generation

    추출된 근거를 바탕으로 최종 답변을 작성한다.

    • 상기 신호 한계 밸런시들보다 같거나 낮은 밸런시를 가진 상기 스펙트럼 표현 값들의 비트들
최종 답변 (final_answer)
상기 신호 한계 밸런시들보다 같거나 낮은 밸런시
핵심 해석 (core_interpretation)
이진 페이로드를 반송 신호에 내장할 때, 신호의 왜곡을 최소화하기 위해 신호 한계 밸런시보다 같거나 낮은 밸런시를 가진 비트들만을 선택하여 페이로드를 설정하는 기술적 조건을 정의한다.