송신 회로, 수신 회로 및 클락 추출 회로 및 데이터 전송방법 및 데이터 전송 시스템 document_id 1020057023842

[청구항 4] 제 1의 정보와 제 2의 정보를 각각 제 1의 기간과 제 2의 기간에 있어서 교대로 주기적으로 시리얼 전송하는 전송 시스템에 있어서, 상기 제 2의 정보를, 순서대로 시리얼화하여 1심볼의 시리얼 데이터로 했을 때 상기 제 1의 정보를 시리얼화했을 때의 시리얼 데이터의 최소 펄스폭의 n배의 주기의 펄스폭 변조신호가 되도록 인코드하는 제 2의 인코더와, 상기 제 1의 정보를, 순서대로 시리얼화했을 때의 1심볼의 시리얼 데이터가 상기 펄스폭 변조신호와 다르도록 인코드하는 제 1의 인코더와, 상기 인코드 된 상기 제 1의 정보를 상기 1심볼의 시리얼 데이터로 변환하고, 상기 인코드 된 상기 제 2의 정보를 상기 1심볼의 상기 펄스폭 변조신호인 시리얼 데이터로 변환하여, 상기 제 1의 정보의 1심볼 시리얼 데이터와 상기 제 2의 정보의 1심볼 시리얼 데이터를 교대로 주기적으로 시리얼화하는 시리얼화 회로와, 상기 시리얼화된 데이터를 전송하는 전송로와, 상기 전송로를 전송한 제 1의 정보의 시리얼 데이터 또는 상기 제 2의 정보의 시리얼 데이터로부터 이들 시리얼 데이터에 있어서의 기준 클락을 추출하는 클락 추출 회로와, 상기 제 1의 정보의 시리얼 데이터와 상기 제 2의 정보의 시리얼 데이터와의 데이터의 상기 차이에 근거하여, 상기 제 1의 정보의 시리얼 데이터와 상기 제 2의 정보의 시리얼 데이터를 판별하는 정보판별회로와, 상기 분리된 상기 제 1의 정보의 시리얼 데이터를 상기 제 1의 인코더에 대응하여 상기 제 1의 정보에 디코드하는 제 1의 디코더와, 상기 분리된 상기 제 2의 정보의 시리얼 데이터를 상기 제 2의 인코더에 대응하여 상기 제 2의 정보에 디코드하는 제 2의 디코더를 포함하고, 상기 제 1의 기간에 전송하는 상기 제 1의 정보의 단위시간당 정보량은, 상기 제 2의 기간에 전송하는 상기 제 2의 정보의 단위시간당 정보량보다도 많은 것을 특징으로 하는 전송 시스템 [청구항 5] 제 1의 정보와 제 2의 정보를 각각 제 1의 기간과 제 2의 기간에 있어서 교대로 주기적으로 시리얼 전송하는 전송 시스템에 있어서, 상기 제 2의 정보를, 순서대로 시리얼화하여 1심볼의 시리얼 데이터로 했을 때 상기 제 1의 정보를 시리얼화했을 때의 시리얼 데이터의 최소 펄스폭의 n배의 주기 펄스폭 변조신호가 되도록 인코드하는 제 2의 인코더와, 상기 제 1의 정보를, 순서대로 시리얼화했을 때의 1심볼의 시리얼 데이터가 상기 펄스폭 변조신호와 다르도록 인코드하는 제 1의 인코더와, 상기 인코드 된 상기 제 1의 정보를 상기 1심볼의 시리얼 디지털 데이터로 변환하고, 상기 인코드 된 상기 제 2의 정보를 상기 1심볼의 상기 펄스폭 변조신호인 시리얼 데이터로 변환하여, 상기 제 1의 정보의 1심볼 시리얼 데이터와 상기 제 2의 정보의 1심볼 시리얼 데이터를 교대로 주기적으로 시리얼화하는 시리얼화 회로와, 상기 시리얼화된 데이터를 전송하는 전송로와, 상기 전송로를 전송한 제 1의 정보의 시리얼 데이터 또는 상기 제 2의 정보의 시리얼 데이터로부터 이들 시리얼 데이터에 있어서의 기준 클락을 추출하는 클락 추출 회로를 구비하고, 상기 클락 추출 회로는, 전압제어회로, 상기 시리얼 데이터와 전압제어 발진회로의 출력의 위상을 비교하는 위상비교회로, 상기 전압제어회로의 제어 전압을 생성하는 루프 필터로 이루어지는 위상비교루프와, 상기 시리얼 데이터를 상기 전압제어 발진회로로 생성된 다상 클락으로 샘플링하는 샘플링 회로와, 상기 1심볼의 시리얼 데이터의 주파수와 상기 전압제어 발진회로의 발진 주파수를 비교하여, 전압제어 발진회로의 발진 주파수를 상기 1심볼의 시리얼 데이터의 주파수에 맞추는 주파수 제어회로이며, 상기 전압제어 발진회로로 만들어진 상기 1심볼의 기간 동안의 시리얼 신호중의 라이즈 엣지의 수가 0이거나 1 혹은 그 이외인지 판정하는 엣지수 판정 회로와, 라이즈 엣지의 수가 0이거나, 주파수 제어회로가 디제이블된 경우에 리셋되어 소정의 시간간격으로 타이머 신호를 출력하는 타이머를 갖고, 라이즈 엣지의 수가 0인 경우에 전압제어 발진회로의 발진 주파수를 낮추고, 타이머로부터 타이머 신호가 출력되었을 경우에는, 전압제어 발진회로의 주파수를 높이도록 제어를 행하는 주파수 제어회로와, 상기 주파수 제어회로의 출력을 받아, 상기 루프 필터에 전류 펄스를 출력하는 챠지 펌프와, 상기 위상비교회로로부터 주파수 비교모드 요구신호가 입력되었을 경우에는, 주파수 제어회로를 이네이블, 위상비교회로를 디제이블하여, 라이즈 엣지 혹은 폴 엣지의 수가 1인 경우가 소정 수 이상 계속되었음을 검출하고, 상기 전압제어 발진회로의 출력 주파수가 상기 위상비교루프의 캡쳐 범위내인 것을 판정하여, 주파수 제어회로를 디제이블, 위상비교회로를 이네이블하는 모드 변환 회로를 갖는 클락 추출 회로와, 상기 제 1의 정보의 시리얼 데이터와 상기 제 2의 정보의 시리얼 데이터와의 데이터의 상기 차이에 근거하여, 상기 제 1의 정보의 시리얼 데이터와 상기 제 2의 정보의 시리얼 데이터를 식별하는 정보판별회로와, 상기 분리된 상기 제 1의 정보의 시리얼 데이터를 상기 제 1의 인코더에 대응하여 상기 제 1의 정보에 디코드하는 제 1의 디코더와, 상기 분리된 상기 제 2의 정보의 시리얼 데이터를 상기 제 2의 인코더에 대응하여 상기 제 2의 정보에 디코드하는 제 2의 디코더를 포함하는 것을 특징으로 하는 전송 시스템 [청구항 6] 제 1의 정보와 제 2의 정보를 각각 제 1의 기간과 제 2의 기간에 있어서 교대로 주기적으로 시리얼 전송하기 위한 송신 회로에 있어서, 상기 제 2의 정보를, 순서대로 시리얼화하여 1심볼의 시리얼 데이터로 했을 때에 상기 제 1의 정보를 시리얼화했을 때의 시리얼 데이터의 최소 펄스폭의 n배의 주기의 펄스폭 변조신호가 되도록 인코드하는 제 2의 인코더와, 상기 제 1의 정보를, 순서대로 시리얼화했을 때의 1심볼의 시리얼 데이터가 상기 펄스폭 변조신호와 다르도록 인코드하는 제 1의 인코더와, 상기 인코드 된 상기 제 1의 정보를 상기 1심볼의 시리얼 데이터로 변환하고, 상기 인코드 된 상기 제 2의 정보를 상기 1심볼의 상기 펄스폭 변조신호인 시리얼 데이터로 변환하는 시리얼화 회로를 구비하는 것을 특징으로 하는 송신 회로 [청구항 7] 제 6항에 있어서,상기제 1의 인코더는, 상기 1심볼의 시리얼 데이터중에 2개 이상의 라이즈 엣지를 갖도록 인코드하고,상기 제 2의 인코더는, 상기 1심볼의 시리얼 데이터중에 하나의 라이즈 엣지 만을 상기 1심볼의 시점으로부터 일정 위치에 배치되도록인코드하는것을특징으로 하는송신 회로. [청구항 8] 제 7항에 있어서,상기 라이즈 엣지를 폴 엣지로한것을특징으로 하는송신 회로. [청구항 9] 제 6항에 있어서,상기제 1의 인코더는,입력과 출력과의 대응 관계를 복수개 갖는 조합 논리회로와,적어도 상기 입력되는 제 1의 정보를 평가하여, 이 평가에 근거한 판정 신호를 출력하는 판정 회로를 구비하고,상기 조합 논리회로는, 상기 판정 신호에 따라 선택된 상기 대응 관계의 인코드를 행함과 동시에, 이 선택된 상기 대응 관계를 식별하기 위한인코드 비트를상기출력부여하는것을특징으로 하는송신 회로. [청구항 10] 제 9항에 있어서,상기 대응 관계는, 제 1의 대응 관계와 제 2의 대응 관계를 포함하고,상기 제 1의 대응 관계는, 상기 입력과 출력이 같은 관계이며,상기 제 2의 대응 관계는, 상기 입력에 대하여 출력을 2비트 마다 부호반전하는관계인것을특징으로 하는송신 회로. [청구항 11] 제 10항에 있어서,상기 판정 회로는, 상기 제 1의 정보를 단순 시리얼 변환했을 때, 라이즈 엣지수가 0일 경우에는, 상기 조합 논리회로에 상기 제 2의 대응 관계를 선택하도록 하는판정신호출력하는것을특징으로 하는송신 회로. [청구항 12] 제 11항에 있어서,상기 라이즈 엣지를 폴 엣지로한것을특징으로 하는송신 회로. [청구항 13] 제 10항에 있어서,상기 판정 회로는, 상기 제 1의 정보를 단순 시리얼 변환하고, 그 전후에 서로 부호가 다른 스타트 비트와 스톱 비트를 부가했을 때에, 라이즈 엣지수가 1일 경우에는, 상기 조합 논리회로에 상기 제 2의 대응 관계를 선택하도록 하는판정신호출력하는것을특징으로 하는송신 회로. [청구항 14] 제 13항에 있어서,상기 라이즈 엣지를 폴 엣지로한것을특징으로 하는송신 회로. [청구항 15] 제 9항에 있어서,상기 판정 회로는, 상기 조합 논리회로에, 상기 복수의 대응 관계중 인코드 후의 상기 1심볼의 시리얼 데이터에 있어서의 동부호 연속수가, 더욱 작아지는 상기 대응관계를 선택하도록 하는판정신호출력하는것을특징으로 하는송신 회로. [청구항 16] 제 9항에 있어서,상기 판정 회로는, 상기 조합 논리회로에, 상기 복수의 대응 관계중 인코드 후의 상기 1심볼의 시리얼 데이터에 있어서의 동부호 연속수가, 상기 1심볼의 시리얼 데이터의 비트수의 2분의 1에 1을 가한 값보다 작아지는 상기 대응 관계를 선택하도록 하는판정신호출력하는것을특징으로 하는송신 회로. [청구항 17] 제 9항에 있어서,상기 판정 회로는, 상기 조합 논리회로에, 상기 복수의 대응 관계 중 인코드 후 데이터의 대칭관계에 있는 데이터 각각의 누적수의 차이를, 더욱 작게 하는 상기 대응 관계를 선택하도록 하는판정신호출력하는것을특징으로 하는송신 회로. [청구항 18] 제 9항에 있어서,상기 판정 회로는, 주정보 전송 주파수, emi량, 상기 1심볼의 시리얼 디지털 데이터 및 상기 펄스폭 변조신호의 sn비 또는 에러 레이트 중 적어도 하나를 포함하는 정보를 평가하여, 그 평가에 따른판정신호출력하는것을특징으로 하는송신 회로. [청구항 19] 시리얼 전송된 신호를 수신하기 위한 수신 회로에 있어서, 상기 제 1의 정보의 시리얼 데이터 또는 상기 제 2의 정보의 시리얼 데이터로부터 이들 시리얼 데이터에 있어서의 기준 클락을 추출하는 클락 추출 회로와, 상기 제 1의 정보의 시리얼 데이터와 상기 제 2의 정보의 시리얼 데이터와의 데이터의 상기 차이에 근거하여, 상기 제 1의 정보의 시리얼 데이터와 상기 제 2의 정보의 시리얼 데이터를 판별하는 정보판별회로와, 상기 판별된 상기 제 1의 정보의 시리얼 데이터를 상기 제 1의 인코더에 대응하여 상기 제 1의 정보에 디코드하는 제 1의 디코더와, 상기 분리된 상기 제 2의 정보의 시리얼 데이터를 상기 제 2의 인코더에 대응하여 상기 제 2의 정보에 디코드하는 제 2의 디코더를 구비하고, 제 2의 정보의 시리얼 데이터이며, 제 1의 정보의 1심볼의 시리얼 데이터의 최소 펄스폭의 n배의 주기의 펄스폭 변조신호인 1심볼의 시리얼 데이터화된 제 2의 정보의 시리얼 데이터와, 제 1의 정보의 시리얼 데이터이고, 1심볼의 시리얼 데이터가 상기 펄스폭 변조신호와 다르도록 시리얼화 된 제 1의 정보의 시리얼 데이터가 교대로 주기적으로 시리얼 전송된 신호를 수신하는 것을 특징으로 하는 수신 회로 [청구항 20] 제 19항에 있어서,상기제 1의 정보의 시리얼 데이터는, 인코드 모드를 식별하는 인코드 비트를 포함하고, 상기 제 1의 디코더는, 상기 인코드 비트에 따른디코드행하는것을특징으로 하는수신 회로. [청구항 21] 제 19항에 있어서,상기 정보판별회로는, 상기 시리얼 데이터의 1심볼중에 있어서의 라이즈 엣지수에 따라 상기 제 1의 정보의 시리얼 데이터와 상기 제 2의정보의시리얼데이터식별하는것을특징으로 하는수신 회로. [청구항 22] 제 21항에 있어서,상기 라이즈 엣지를 폴 엣지로한것을특징으로 하는수신 회로. [청구항 23] 전압제어회로, 시리얼 데이터와 전압제어 발진회로의 출력의 위상을 비교하는 위상비교회로, 상기 전압제어회로의 제어 전압을 생성하는 루프 필터로 이루어지는 위상비교루프와, 상기 시리얼 데이터를 상기 전압제어 발진회로로 생성된 다상 클락으로 샘플링하는 샘플링 회로와, 상기 시리얼 데이터의 주파수와 상기 전압제어 발진회로의 발진 주파수를 비교하여, 전압제어 발진회로의 발진 주파수를 시리얼 데이터의 주파수에 맞추는 주파수 제어회로이며, 상기 전압제어 발진회로에서 만들어진 1심볼분의 기간 동안의 시리얼 신호중의 라이즈 엣지의 수가 0이거나 혹은 1이거나 그 이외인지를 판정하는 엣지수 판정 회로와, 라이즈 엣지의 수가 0이거나, 주파수 제어회로가 디제이블되었을 경우에 리셋되어 소정의 시간간격으로 타이머 신호를 출력하는 타이머를 구비하고, 라이즈 엣지의 수가 0인 경우에 전압제어 발진회로의 발진 주파수를 낮추고, 타이머로부터 타이머 신호가 출력되었을 경우에는, 전압제어 발진회로의 주파수를 높이도록 제어를 행하는 주파수 제어회로와, 상기 주파수 제어회로의 출력을 받아, 상기 루프 필터에 전류 펄스를 출력하는 챠지펌프와, 상기 위상비교회로로부터 주파수 비교모드 요구신호가 입력되었을 경우에는, 주파수 제어회로를 이네이블, 위상비교회로를 디제이블하고, 라이즈 엣지의 수가 1인 경우가 소정 수 이상 계속되었음을 검출하여, 상기 전압제어 발진회로의 출력 주파수가 상기 위상비교루프의 캡쳐 범위내임을 판정하고, 주파수 제어회로를 디제이블, 위상비교회로를 이네이블하는 모드 변환 회로를 구비하는 것을 특징으로 하는 수신 회로 [청구항 24] 제 23항에 있어서,지수 판정 회로는, 엣지수 제로의 판정을, 상기 샘플링된 신호중 라이즈 엣지수의 계수결과가 제로를 나타내는 출력과, 상기 시리얼 데이터로부터 직접 판단한 결과 라이즈 엣지가 존재하지 않음을 나타내는 출력과의 논리곱에 의해 엣지수제로의판정하는것을특징으로 하는수신 회로. [청구항 25] 제 23항에 있어서,상기 주파수 제어회로는, 상기 전압제어 발진회로의 발진 주파수를 높이는 것보다도, 낮추는 것을행하는것을특징으로 하는수신 회로. [청구항 26] 제 23항에 있어서,상기 챠지 펌프는, 상기 주파수 제어회로로부터 업 신호를 받았을 경우에 충전할 토탈 전하량이, 상기 주파수 제어회로로부터 다운 신호를 받았을 경우에 방전하는 토탈 전하량보다도 큰 것특징하는수신 회로. [청구항 27] 시리얼 전송된 신호로부터 클락을 추출하는 클락 추출 회로에 있어서, 상기 시리얼 전송된 신호는, 제 1의 정보가 인코드 된 1심볼의 시리얼 디지털 데이터와, 제 2의 정보가 상기 1심볼의 시리얼 디지털 데이터와 다르도록 인코드 되고, 상기 1심볼의 시리얼 디지털 데이터를 구성하는 디지털 데이터의 펄스폭의 n배의 주기로 펄스폭 변조된 펄스폭 변조신호이고, 상기 1심볼중에 라이즈 엣지 또는 폴 엣지를 하나만 갖고, 상기 라이즈 엣지 또는 폴 엣지는, 상기 1심볼의 프레임단으로부터 일정 위치에 배치되는 펄스폭 변조신호가 교대로 주기적으로 시리얼 전송된 신호이며, 전압제어 발진기와, 입력 데이터 열과 상기 전압제어 발진기로부터의 출력 신호와의 위상차에 따른 위상차 신호를 출력하는 위상비교기와, 상기 입력 데이터 열과 상기 전압제어 발진기로부터의 출력 신호와의 주파수차에 따른 주파수차 신호를 출력하는 주파수 비교기와, 상기 위상차 신호 또는 주파수차 신호를 선택하는 모드변환회로를 구비하고, 상기 주파수차 비교기는, 상기 전압제어 발진기로부터의 출력 신호의 1심볼 주기중의 입력 데이터 엣지수가 0이거나 1인지를 판정하여, 판정 결과에 따른 엣지 수 판정 신호를 출력하는 엣지수 판정 회로와, 상기 엣지수가 0이고, 상기 위상차 신호가 선택되고 있을 경우에 리셋되는, 소정의 시간간격으로 타이머 신호를 출력하는 타이머와, 상기 엣지수 판정 신호와, 상기 타이머 신호에 근거하여 상기 전압제어 발진기의 발진 주파수를 제어하는 주파수 제어회로를 가지며, 상기 타이머의 상기 소정의 시간간격은, 상기 종정보가 전송되는 시간간격보다도 길고, 상기 주파수 제어회로는, 상기 엣지수가 0인 경우에는, 상기 전압제어 발진기의 발진 주파수를 낮추고, 상기 타이머 신호가 출력되었을 경우에는, 상기 전압제어 발진기의 발진 주파수를 높이며, 상기 모드변환회로는, 상기 엣지수가 1인 판정 결과를 소정의 회수만큼 연속하여 얻어진 경우에 상기 위상차 신호를 선택하고, 상기 전압제어 발진기의 발진 주파수는, 상기 모드 변환 회로에 의해 선택된 상기 위상차 신호 또는 상기 주파수차 신호에 근거하여 제어되는 것을 특징으로 하는 클락 추출 회로 [청구항 28] 제 27항에 있어서,미세조정 주파수 비교회로를 구비하고,상기 미세조정 주파수 비교회로는, 1심볼중의 라이즈 엣지 위치의 심볼 마다의 변화량에 따라 상기 발진기의 발진 신호의 주파수와 상기 1프레임중의 상기 라이즈 엣지의 주기에 근거하는 주파수와의 주파수 편차량을 산출하며, 상기 주파수 편차량에 따른제어신호를상기전압제어발진기출력하는것을특징으로 하는클락 추출 회로. [청구항 29] 제 28항에 있어서,상기 미세조정 주파수 비교회로는, 상기 1심볼에 있어서의 스타트 비트와 스톱 비트를 추정하는 추정 회로를 구비하고,상기 스타트 비트 및 상기 스톱 비트의 1심볼 마다의 변화량에 따라 상기 전압제어 발진기의 상기 발진 신호의 주파수와 상기 1심볼중의 상기 라이즈 엣지의 주기에 근거하는 주파수와의 주파수 편차량을 도출하며,상기 주파수 편차량에 따른제어신호를상기전압제어발진기출력하는것을특징으로 하는클락 추출 회로. [청구항 30] 제 27항에 있어서,입력 데이터를 샘플링하고, 샘플링 데이터를 출력하는 샘플러 회로를 구비하고,상기 엣지수 판정 회로는, 상기 입력 데이터에 근거하여 상기 입력 데이터 열의 엣지의 유무를 검출하고, 엣지 유무정보를 출력하는 엣지검출회로를 가지며,상기 엣지수 판정 회로는, 상기 샘플링 데이터와 상기 엣지 유무정보에 의거하여 엣지수판정하는것을특징으로 하는클락 추출 회로.