가공데이터 · 특허 지식베이스

변압기 또는 안테나를 구비하는 반도체 패키지들 document_id 1020060017903

출원번호
1020060017903
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제 1 항에 있어서,상기 반도체 칩들중 최하부 칩(lowest chip)은 상기 최하부 칩의 상기 반도체 기판 및 상기 최하부 칩의 상기 열린 루프형 칩 배선 사이에 개재된 평판형 접지 쉴드(planar type ground shield)를 더 포함하되, 상기 접지 쉴드는 상기 최하부 칩의 접지 패드에전기적접속된것을특징으로 하는반도체 패키지. [청구항 3] 제 1 항에 있어서,상기 코넥터들은 상기 반도체 기판들을 관통하는금속플러그들포함하는것을특징으로 하는반도체 패키지. [청구항 4] 제 1 항에 있어서,상기 반도체 칩들중 최하부 칩은 상기 최하부 칩의 상기 반도체 기판 상에 형성된 송/수신 신호 패드를 더 포함하되, 상기 송/수신 신호 패드는 상기 최하부 칩의 상기 열린 루프형 칩 배선의 상기 제1 및 제2 단부들중 어느 하나에전기적접속된것을특징으로 하는반도체 패키지. [청구항 5] 제 1 항에 있어서,루프형 칩 배선들은 재배치된금속배선들인것을특징으로 하는반도체 패키지. [청구항 6] 제 1 항에 있어서,상기 복수개의 반도체 칩들은 차례로 적층된 제1 내지 제3 반도체 칩들을 포함하되, 상기 제1 반도체 칩의 상기 열린 루프형 칩 배선, 상기 제2 반도체 칩의 상기 열린 루프형 칩 배선 및 상기 제3 반도체 칩의 상기 열린 루프형 칩 배선은 각각 제1 내지 제3 열린 루프형 칩 배선들이고, 상기 제1 반도체 칩의 상기 반도체 기판, 상기 제2 반도체 칩의 상기 반도체 기판 및 상기 제3 반도체 칩의 상기 반도체 기판은각각제1내지제3반도체기판들인것을특징으로 하는반도체 패키지. [청구항 7] 제 6 항에 있어서,상기 제1 반도체 칩은 상기 제1 반도체 기판 상에 형성된 송/수신 신호 패드를 더 포함하되, 상기 송/수신 신호 패드는 상기 제1 열린 루프형 칩 배선의 상기 제1 단부에전기적접속되는것을특징으로 하는반도체 패키지. [청구항 8] 제 7 항에 있어서,상기 제1 반도체 칩은 상기 제1 열린 루프형 칩 배선 및 상기 제1 반도체 기판 사이에 개재된 평판형 접지 쉴드를 더 포함하되, 상기 접지 쉴드는 상기 제1 반도체 칩의 접지 패드에전기적접속된것을특징으로 하는반도체 패키지. [청구항 9] 제 7 항에 있어서,상기 코넥터들은상기 제1 열린 루프형 칩 배선의 상기 제2 단부를 상기 제2 열린 루프형 칩 배선의 상기 제1 단부에 전기적으로 접속시키는 제1 코넥터; 및상기 제2 열린 루프형 칩 배선의 상기 제2 단부를 상기 제3 열린 루프형 칩 배선의 상기 제1 단부에 전기적으로 접속시키는제2코넥터포함하는것을특징으로 하는반도체 패키지. [청구항 10] 제 9 항에 있어서,상기 제1 코넥터는 상기 제2 반도체 기판을 관통하는 제1 금속 플러그이고, 상기 제2 코넥터는 상기 제3 반도체 기판을 관통하는제2금속플러그인것을특징으로 하는반도체 패키지. [청구항 12] 제 11 항에 있어서,상기 코넥터들은 상기 반도체 기판들을 관통하는금속플러그들포함하는것을특징으로 하는반도체 패키지. [청구항 13] 제 11 항에 있어서,상기 반도체 칩들중 최하부 칩은 상기 최하부 칩의 상기 반도체 기판 상에 형성된 송/수신 신호 패드를 더 포함하되, 상기 송/수신 신호 패드는 상기 코넥터들중 어느 하나를 통하여 상기 열린 루프형 보드 배선의 상기 제1 및 제2 단부들중 어느 하나에전기적접속된것을특징으로 하는반도체 패키지. [청구항 14] 제 11 항에 있어서,루프형 칩 배선들은 재배치된금속배선들인것을특징으로 하는반도체 패키지. [청구항 15] 제 11 항에 있어서,상기 복수개의 반도체 칩들은 차례로 적층된 제1 내지 제3 반도체 칩들을 포함하되, 상기 제1 반도체 칩의 상기 열린 루프형 칩 배선, 상기 제2 반도체 칩의 상기 열린 루프형 칩 배선 및 상기 제3 반도체 칩의 상기 열린 루프형 칩 배선은 각각 제1 내지 제3 열린 루프형 칩 배선들이고, 상기 제1 반도체 칩의 상기 반도체 기판, 상기 제2 반도체 칩의 상기 반도체 기판 및 상기 제3 반도체 칩의 상기 반도체 기판은각각제1내지제3반도체기판들인것을특징으로 하는반도체 패키지. [청구항 16] 제 15 항에 있어서,상기 제1 반도체 칩은 상기 제1 반도체 기판 상에 형성된 송/수신 신호 패드를 더 포함하되, 상기 송/수신 신호 패드는 상기 열린 루프형 보드 배선의 상기 제1 단부에전기적접속되는것을특징으로 하는반도체 패키지. [청구항 17] 제 16 항에 있어서,상기 코넥터들은상기 송/수신 신호 패드를 상기 열린 루프형 보드 배선의 상기 제1 단부에 전기적으로 접속시키는 신호패드 코넥터;상기 열린 루프형 보드 배선의 상기 제2 단부를 상기 제1 열린 루프형 칩 배선의 상기 제1 단자에 전기적으로 접속시키는 제1 코넥터;상기 제1 열린 루프형 칩 배선의 상기 제2 단자를 상기 제2 열린 루프형 칩 배선의 상기 제1 단자에 전기적으로 접속시키는 제2 코넥터; 및상기 제2 열린 루프형 칩 배선의 상기 제2 단자를 상기 제3 열린 루프형 칩 배선의 상기 제1 단자에 전기적으로 접속시키는제3코넥터포함하는것을특징으로 하는반도체 패키지. [청구항 18] 제 17 항에 있어서,상기 신호패드 코넥터는 상기 제1 반도체 기판을 관통하는 신호패드 금속 플러그를 포함하고, 상기 제1 내지 제3 코넥터들은 각각 상기 제1 내지 제3 반도체 기판들을 관통하는제1내지제3금속플러그들인것을특징으로 하는반도체 패키지. [청구항 20] 제 19 항에 있어서,상기 하부 반도체 칩은 반도체 기판 및 상기 반도체 기판 상에 형성된 송/수신 신호 패드를 포함하되, 상기 송/수신 신호 패드는 상기 패키지 보드를 관통하는 보드 플러그를 통하여 상기 상부 반도체 칩들중 최하부 칩의 상기 열린 루프형 칩 배선의 상기 제1 단부에전기적접속되는것을특징으로 하는반도체 패키지. [청구항 21] 제 20 항에 있어서,상기 패키지 보드는 상기 패키지 보드의 벌크 영역 내에, 상기 패키지 보드의 상기 앞면 상에 또는 상기 패키지 보드의 상기 뒷면 상에 제공된 평판형 접지 쉴드를 더 포함하되, 상기 접지 쉴드는상기상부 반도체 칩들중최하부칩및상기하부반도체 칩중첩하는것을특징으로 하는반도체 패키지. [청구항 22] 제 20 항에 있어서,상기 하부 반도체 칩은 플립칩인것을특징으로 하는반도체 패키지. [청구항 23] 제 22 항에 있어서,상기 플립 칩은상기 반도체 기판 상에 재배치된 접지 쉴드를 더 포함하되, 상기 접지 쉴드는상기반도체기판및상기패키지 보드사이제공되는것을특징으로 하는반도체 패키지. [청구항 24] 제 19 항에 있어서,상기 상부 반도체 칩들중 최하부 칩은 플립칩인것을특징으로 하는반도체 패키지. [청구항 26] 제 25 항에 있어서,상기 패키지 보드들중 최하부 보드 상에 탑재된 최하부 반도체 칩은 송/수신 신호 패드를 더 포함하되, 상기 송/수신 신호 패드는 상기 최하부 반도체 칩의 상기 열린 루프형 칩 배선의 상기 제1 및 제2 단부들중 어느 하나에전기적접속된것을특징으로 하는멀티 적층 패키지. [청구항 27] 제 26 항에 있어서,상기 최하부 반도체 칩은 상기 최하부 반도체 칩의 상기 반도체 기판 및 상기 최하부 반도체 칩의 상기 열린 루프형 칩 배선 사이에 개재된평판형접지쉴드더포함하는것을특징으로 하는멀티 적층 패키지. [청구항 29] 제 28 항에 있어서,상기제1 및 제2 그룹들의 코넥터들은 상기 반도체 칩들의 상기 반도체 기판들을 관통하는금속플러그들인것을특징으로 하는반도체 패키지. [청구항 30] 제 28 항에 있어서,상기 최하부열린 루프형 칩 배선의 상기 제1 단부는 상기 반도체 칩들중 최하부 칩의 제1 패드에 전기적으로 접속되고, 상기 최상부 열린 루프형 칩 배선의 상기 제2 단부는 상기 제2 그룹의 코넥터들을 통하여 상기 최하부 칩의 제2 패드에전기적접속된것을특징으로 하는반도체 패키지. [청구항 31] 제 28 항에 있어서,상기 패키지 보드는 상기 패키지 보드의 벌크 영역 내에 또는 상기 패키지 보드의 표면 상에 제공되어 제1 단부 및 제2 단부를 갖는 열린 루프형 보드 배선을 더 포함하되, 상기 열린 루프형 보드 배선의 상기 제1 단부는 상기 반도체 칩들중 최하부 칩의 제1 패드에 전기적으로 접속되고, 상기 열린 루프형 보드 배선의 상기 제2 단부는 상기 최하부 열린 루프형 칩 배선의 상기 제1 단부에 전기적으로 접속되고, 상기 최상부 열린 루프형 칩 배선의 상기 제2 단부는 상기 제2 그룹의 코넥터들을 통하여 상기 최하부 칩의 제2 패드에전기적접속된것을특징으로 하는반도체 패키지.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 17항 및 18항의 구성을 바탕으로, 상기 신호패드 코넥터와 제1 내지 제3 코넥터들이 각각 어떠한 구조를 통해 전기적 접속을 형성하는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    청구항 17항과 18항을 분석하여 신호패드 코넥터와 제1~제3 코넥터가 각각 어떤 구조를 통해 전기적 접속을 형성하는지 파악해야 한다.

  2. 2정보 추출information_extraction

    청구항 17항에서 각 코넥터의 연결 대상(신호패드-보드 배선, 보드 배선-제1 칩 배선, 제1 칩 배선-제2 칩 배선, 제2 칩 배선-제3 칩 배선)을 추출한다.

    • 상기 송/수신 신호 패드를 상기 열린 루프형 보드 배선의 상기 제1 단부에 전기적으로 접속시키는 신호패드 코넥터;상기 열린 루프형 보드 배선의 상기 제2 단부를 상기 제1 열린 루프형 칩 배선의 상기 제1 단자에 전기적으로 접속시키는 제1 코넥터;상기 제1 열린 루프형 칩 배선의 상기 제2 단자를 상기 제2 열린 루프형 칩 배선의 상기 제1 단자에 전기적으로 접속시키는 제2 코넥터; 및상기 제2 열린 루프형 칩 배선의 상기 제2 단자를 상기 제3 열린 루프형 칩 배선의 상기 제1 단자에 전기적으로 접속시키는제3코넥터
  3. 3근거 선택evidence_selection

    청구항 18항에서 각 코넥터의 구체적인 물리적 구조인 '금속 플러그' 정보를 선택한다.

    • 상기 신호패드 코넥터는 상기 제1 반도체 기판을 관통하는 신호패드 금속 플러그를 포함하고, 상기 제1 내지 제3 코넥터들은 각각 상기 제1 내지 제3 반도체 기판들을 관통하는제1내지제3금속플러그들
  4. 4논리 통합logical_integration

    청구항 17항의 연결 관계와 청구항 18항의 금속 플러그 구조를 결합하여 각 코넥터의 역할을 정의한다.

  5. 5결론 도출conclusion_formulation

    신호패드 코넥터는 제1 반도체 기판을 관통하는 신호패드 금속 플러그로서 신호패드와 보드 배선을 연결하고, 제1~제3 코넥터는 각 반도체 기판을 관통하는 금속 플러그로서 칩 배선 간의 접속을 형성함을 도출한다.

  6. 6답변 생성answer_generation

    질문에 대해 구조와 연결 대상을 명확히 구분하여 답변을 작성한다.

최종 답변 (final_answer)
상기 코넥터들의 전기적 접속 형성 구조는 다음과 같다. 1. 신호패드 코넥터: 상기 제1 반도체 기판을 관통하는 신호패드 금속 플러그 구조를 통해 상기 송/수신 신호 패드와 상기 열린 루프형 보드 배선의 제1 단부를 전기적으로 접속한다. 2. 제1 코넥터: 상기 제1 반도체 기판을 관통하는 제1 금속 플러그 구조를 통해 상기 열린 루프형 보드 배선의 제2 단부와 상기 제1 열린 루프형 칩 배선의 제1 단자를 전기적으로 접속한다. 3. 제2 코넥터: 상기 제2 반도체 기판을 관통하는 제2 금속 플러그 구조를 통해 상기 제1 열린 루프형 칩 배선의 제2 단자와 상기 제2 열린 루프형 칩 배선의 제1 단자를 전기적으로 접속한다. 4. 제3 코넥터: 상기 제3 반도체 기판을 관통하는 제3 금속 플러그 구조를 통해 상기 제2 열린 루프형 칩 배선의 제2 단자와 상기 제3 열린 루프형 칩 배선의 제1 단자를 전기적으로 접속한다.
핵심 해석 (core_interpretation)
본 발명은 반도체 기판을 관통하는 금속 플러그 형태의 코넥터들을 이용하여, 신호패드로부터 상부로 적층된 각 반도체 칩의 루프형 배선들 간을 단계적으로 전기적 접속시키는 구조를 제공한다.