전압제어 발진기의 발진 주파수를 자동 튜닝할 수 있는위상동기루프 회로, 및 지연라인의 지연시간을 자동 튜닝할수 있는 지연동기루프 회로 document_id 1020060020691

[청구항 1] 기준 신호와 피드백 신호사이의 위상차 및 주파수차에 기초하여 업 신호 및 다운 신호를 발생시키는 위상/주파수 검출기 상기 업 신호 및 상기 다운 신호에 응답하여 변화하는 제 1 전압신호를 발생시키는 차지 펌프 상기 제 1 전압신호를 필터링하고 발진제어신호를 발생시키는 루프 필터 상기 업 신호, 상기 다운 신호, 및 상기 발진 제어전압에 기초하여 디지털 제어신호를 발생시키는 제어회로 상기 발진 제어전압 및 상기 디지털 제어신호에 기초하여 주파수가 변화하는 출력신호를 발생시키는 전압제어 발진기; 및 상기 출력신호에 기초하여 상기 피드백 신호를 발생시키는 피드백 회로를 구비하는 것을 특징으로 하는 위상동기루프 회로 [청구항 2] 제 1 항에 있어서,어회로는상부 한계전압과 하부 한계전압을 설정하고, 상기 발진 제어전압을 상기 상부 한계전압 및 상기 하부 한계전압과 비교하고 전압범위 검출신호를 발생시키는 발진 제어전압 범위 검출회로;상기 업 신호와 상기 다운 신호를 비교하고 소정의 펄스 폭을 가지는 펄스 신호를 발생시키는 주파수 변화 검출회로; 및상기 전압범위 검출신호와 상기 펄스 신호에 기초하여 상기 펄스 신호가 소정 개수 발생한 후 상기 디지털 제어신호를 인에이블시키는쉬프트레지스터구비하는것을특징으로 하는위상동기루프 회로. [청구항 3] 제 2 항에 있어서,상기 주파수 변화 검출회로는상기 업 신호의 펄스폭이 상기 다운신호의 펄스폭보다 넓을때상기펄스신호발생시키는것을특징으로 하는위상동기루프 회로. [청구항 4] 제 2 항에 있어서,상기 상부 한계전압 및 상기 하부 한계전압은 mos 트랜지스터의 스레숄드 전압에 기초하여설정되는것을특징으로 하는위상동기루프 회로. [청구항 5] 제 2 항에 있어서,상기 전압범위 검출신호는상기 발진 제어전압이 상기 하부 한계전압보다 작을 때는 제 1 로직 상태를 가지고 상기 발진 제어전압이 상기 상부 한계전압보다 클 때는 제 2 로직 상태를 가지며 상기 발진 제어전압이 상기 하부 한계전압보다 크거나 같고 상기 상부 한계전압보다 작거나 같을 때는이전로직상태유지하는것을특징으로 하는위상동기루프 회로. [청구항 6] 제 2 항에 있어서,상기 발진 제어전압 범위 검출회로는상기 상부 한계전압과 같은 크기의 제 1 천이 스레숄드 전압을 가지고 상기 발진 제어전압을 반전시키는 제 1 인버터;상기 제 1 인버터의 출력전압을 반전시키는 제 2 인버터;상기 하부 한계전압과 같은 크기의 제 2 천이 스레숄드 전압을 가지고 상기 발진 제어전압을 반전시키는 제 3 인버터;상기 제 3 인버터의 출력전압을 반전시키는 제 4 인버터;상기 제 2 인버터의 출력신호와 상기 제 3 인버터의 출력신호에 대해 배타적 비논리합 연산을 수행하는 exnor 게이트; 및상기 exnor 게이트의 출력신호에 응답하여 상기 제 4 인버터의 출력신호를 래치하는래치회로구비하는것을특징으로 하는위상동기루프 회로. [청구항 7] 제 6 항에 있어서,상기 제 1 인버터는 상기 제 1 pmos 트랜지스터 및 제 1 nmos 트랜지스터를 포함하고, 상기 제 3 인버터는 제 2 pmos 트랜지스터 및 제 2 nmos 트랜지스터를 포함하고, 상기 제 1 pmos 트랜지스터는 상기 제 2 pmos 트랜지스터의 스레숄드 전압보다 낮은 스레숄드 전압을 가지고 상기 제 2 nmos 트랜지스터는 상기 제 1 nmos 트랜지스터의 스레숄드 전압보다 낮은 스레숄드전압가지는것을특징으로 하는위상동기루프 회로. [청구항 8] 제 2 항에 있어서,상기 주파수 변화 검출회로는상기 업 신호를 소정 시간 지연시키는 지연회로;상기 다운신호의 에지에 응답하여 상기 지연회로의 출력신호가 로직 "하이"일 때 로직 "하이" 상태를 가지는 제 1 신호를 발생시키는 플립플롭;상기 지연회로의 출력신호와 상기 다운 신호에 대해 논리합 연산을 수행하는 or 게이트; 및상기 제 1 신호와 상기 or 게이트의 출력신호에 대해 논리곱 연산을 수행하는 and게이트구비하는것을특징으로 하는위상동기루프 회로. [청구항 9] 제 1 항에 있어서,상기 전압제어 발진기는상기 발진 제어전압에 응답하여 변화하는 바이어스 전압을 발생시키는 바이어스 회로;상기 디지털 제어신호에 기초하여 상기 바이어스 전압을 변화시키는 보상회로; 및상기 바이어스 전압에 응답하여 주파수가 변화하는 출력신호를 발생시키는발진회로구비하는것을특징으로 하는위상동기루프 회로. [청구항 10] 제 9 항에 있어서,상기 보상회로는제 1 전원전압이 인가되는 제 1 단자를 가지는 적어도 하나의 전류원; 및상기 적어도 하나의 전류원의 제 2 단자와 상기 바이어스 회로 사이에 결합되어 있고 상기 디지털 제어신호의 한 비트에 응답하여 턴온되는적어도하나의스위치구비하는것을특징으로 하는위상동기루프 회로. [청구항 11] 업 신호, 다운 신호, 및 발진 제어전압에 기초하여 디지털 제어신호를 발생시키는 제어회로 발진 제어전압에 응답하여 변화하는 바이어스 전압을 발생시키는 바이어스 회로 상기 디지털 제어신호에 기초하여 상기 바이어스 전압을 변화시키는 보상회로; 및 상기 바이어스 전압에 응답하여 주파수가 변화하는 출력신호를 발생시키는 발진회로를 구비하는 것을 특징으로 하는 전압제어 발진기 [청구항 12] 제 11 항에 있어서,상기 보상회로는제 1 전원전압이 인가되는 제 1 단자를 가지는 적어도 하나의 전류원; 및상기 적어도 하나의 전류원의 제 2 단자와 상기 바이어스 회로 사이에 결합되어 있고 상기 디지털 제어신호의 한 비트에 응답하여 턴온되는적어도하나의스위치구비하는것을특징으로 하는전압제어 발진기. [청구항 13] 제 11 항에 있어서,어회로는상부 한계전압과 하부 한계전압을 설정하고, 상기 발진 제어전압을 상기 상부 한계전압 및 상기 하부 한계전압과 비교하고 전압범위 검출신호를 발생시키는 발진 제어전압 범위 검출회로;상기 업 신호와 상기 다운 신호를 비교하고 소정의 펄스 폭을 가지는 펄스 신호를 발생시키는 주파수 변화 검출회로; 및상기 전압범위 검출신호와 상기 펄스 신호에 기초하여 상기 펄스 신호가 소정 개수 발생한 후 상기 디지털 제어신호를 인에이블시키는쉬프트레지스터구비하는것을특징으로 하는전압제어 발진기. [청구항 14] 제 13 항에 있어서,상기 주파수 변화 검출회로는상기 업 신호의 펄스폭이 상기 다운신호의 펄스폭보다 넓을때상기펄스신호발생시키는것을특징으로 하는전압제어 발진기. [청구항 15] 제 13 항에 있어서,상기 상부 한계전압 및 상기 하부 한계전압은 mos 트랜지스터의 스레숄드 전압에 기초하여설정되는것을특징으로 하는전압제어 발진기. [청구항 16] 제 13 항에 있어서,상기 전압범위 검출신호는상기 발진 제어전압이 상기 하부 한계전압보다 작을 때는 제 1 로직 상태를 가지고 상기 발진 제어전압이 상기 상부 한계전압보다 클 때는 제 2 로직 상태를 가지며 상기 발진 제어전압이 상기 하부 한계전압보다 크거나 같고 상기 상부 한계전압보다 작거나 같을 때는이전로직상태유지하는것을특징으로 하는전압제어 발진기. [청구항 17] 제 13 항에 있어서,상기 발진 제어전압 범위 검출회로는상기 상부 한계전압과 같은 크기의 제 1 천이 스레숄드 전압을 가지고 상기 발진 제어전압을 반전시키는 제 1 인버터;상기 제 1 인버터의 출력전압을 반전시키는 제 2 인버터;상기 하부 한계전압과 같은 크기의 제 2 천이 스레숄드 전압을 가지고 상기 발진 제어전압을 반전시키는 제 3 인버터;상기 제 3 인버터의 출력전압을 반전시키는 제 4 인버터;상기 제 2 인버터의 출력신호와 상기 제 3 인버터의 출력신호에 대해 배타적 비논리합 연산을 수행하는 exnor 게이트; 및상기 exnor 게이트의 출력신호에 응답하여 상기 제 4 인버터의 출력신호를 래치하는래치회로구비하는것을특징으로 하는전압제어 발진기. [청구항 18] 제 17 항에 있어서,상기 제 1 인버터는 상기 제 1 pmos 트랜지스터 및 제 1 nmos 트랜지스터를 포함하고, 상기 제 3 인버터는 제 2 pmos 트랜지스터 및 제 2 nmos 트랜지스터를 포함하고, 상기 제 1 pmos 트랜지스터는 상기 제 2 pmos 트랜지스터의 스레숄드 전압보다 낮은 스레숄드 전압을 가지고 상기 제 2 nmos 트랜지스터는 상기 제 1 nmos 트랜지스터의 스레숄드 전압보다 낮은 스레숄드전압가지는것을특징으로 하는전압제어 발진기. [청구항 19] 제 13 항에 있어서,상기 주파수 변화 검출회로는상기 업 신호를 소정 시간 지연시키는 지연회로;상기 다운신호의 에지에 응답하여 상기 지연회로의 출력신호가 로직 "하이"일 때 로직 "하이" 상태를 가지는 제 1 신호를 발생시키는 플립플롭;상기 지연회로의 출력신호와 상기 다운 신호에 대해 논리합 연산을 수행하는 or 게이트; 및상기 제 1 신호와 상기 or 게이트의 출력신호에 대해 논리곱 연산을 수행하는 and게이트구비하는것을특징으로 하는전압제어 발진기. [청구항 23] 기준 신호와 피드백 신호사이의 위상차에 기초하여 업 신호 및 다운 신호를 발생시키는 위상 검출기 상기 업 신호 및 상기 다운 신호에 응답하여 변화하는 제 1 전압신호를 발생시키는 차지 펌프 상기 제 1 전압신호를 필터링하고 발진제어신호를 발생시키는 루프 필터 상기 업 신호, 상기 다운 신호, 및 상기 발진 제어전압에 기초하여 디지털 제어신호를 발생시키는 제어회로 상기 발진 제어전압 및 상기 디지털 제어신호에 기초하여 지연시간이 변화하 는 출력신호를 발생시키는 전압제어 지연라인; 및 상기 출력전압에 기초하여 상기 피드백 신호를 발생시키는 피드백 경로를 구비하는 것을 특징으로 하는 지연동기루프 회로