정전방전 특성을 강화한 반도체 장치 document_id 1020060024790

[청구항 2] 제1항에 있어서,상기 콘택 플러그부는,상기 패드와 연결되고 상기 패드의 하부에 존재하는 상부 금속층과 상기 상부 금속층의 하부에 존재하는 하부 금속층간을 서로 전기적으로 연결하는 비아 콘택부와;상기 하부 금속층과 상기 액티브 영역간을 서로 전기적으로 연결하며 상기 비아 콘택부와는 중첩적으로 수직 하부에 위치되는메탈콘택부포함함을특징으로 하는반도체 장치. [청구항 3] 제2항에 있어서,상기 하부 금속층의 패턴은, 상기 다이오드 영역의 제1 도전형 액티브 영역에 대응하여 연속하는 게이트 프레임 형상으로 이루어진 제1 패턴과; 상기 제1 패턴과 함께 웹(거미줄) 구조를 이루며 상기 다이오드 영역의 제2 도전형 액티브 영역에 대응하여 상기 제1 패턴의 오픈영역 내에서 상기 제1 패턴의 단위 게이트 프레임과는 고립되어 있는 실체적으로직사각형의제2패턴구성됨을특징으로 하는반도체 장치. [청구항 4] 제3항에 있어서,상기 다이오드 영역의 제1 도전형 액티브 영역은, 상기 다이오드 영역 내에서 상기 제1 패턴과 실질적으로 동일한 형상특징으로 하는반도체 장치. [청구항 5] 제3항에 있어서,상기 다이오드 영역의 제2 도전형 액티브 영역은, 상기 다이오드 영역 내에서 상기 제2 패턴과 실질적으로 동일한 형상특징으로 하는반도체 장치. [청구항 6] 제3항에 있어서,상기 외부 접속단자는 신호를 전달하기 위한 핀특징으로 하는반도체 장치. [청구항 7] 제3항에 있어서,상기 보호 다이오드는 상기 패드에 양전압의 정전기가 유입되었을 경우에 내부회로를 보호하기 위해 양의 정전기를 방전하는 피 타입 다이오드특징으로 하는반도체 장치. [청구항 8] 제3항에 있어서,상기 보호 다이오드는 상기 패드에 음전압의 정전기가 유입되었을 경우에 내부회로를 보호하기 위해 음의 정전기를 방전하는 엔 타입 다이오드특징으로 하는반도체 장치. [청구항 9] 제3항에 있어서,상기 액티브 영역들 중의 나머지 하나는 상기 다이오드 영역의 외부에서 전원 연결용 메탈 콘택을 통해전원라인연결됨을특징으로 하는반도체 장치. [청구항 10] 제9항에 있어서,상기 전원라인은 전원공급전압 또는 접지전압을 인가하는 라인특징으로 하는반도체 장치. [청구항 11] 제3항에 있어서,상기 비아 콘택부와 상기 메탈 콘택부는 복수의 유닛 비아 콘택과 복수의 유닛 메탈 콘택특징으로 하는반도체 장치. [청구항 12] 제3항에 있어서,상기 제1 도전형 액티브 영역이 고농도 엔형 디퓨젼 영역일 경우에 상기 제2 도전형 액티브 영역은 고농도 피형 디퓨젼 영역특징으로 하는반도체 장치. [청구항 13] 제3항에 있어서,상기 패드는 입력 패드, 출력패드, 또는 입력 및 출력패드특징으로 하는반도체 장치. [청구항 14] 제3항에 있어서,상기 메탈 콘택부의 하부에 다마신 공정에 의해 형성되는 금속층이 더 존재할 경우에 상기 메탈 콘택부의 하부에는텅스텐 콘택부더구비됨을특징으로 하는반도체 장치. [청구항 16] 제15항에 있어서,상기 제1 금속층의 제1 패턴에 연결되는 메탈 콘택은 상기 제1 도전형 액티브 영역 상에서 형성되고, 비아 콘택은 상기 보호 소자가 존재하는영역의외부형성되는것을특징으로 하는반도체 장치의 패드 하부연결 구조. [청구항 17] 제15항에 있어서,상기 외부 접속 핀은 신호 또는 전원전압을 전달하기 위한 핀특징으로 하는반도체 장치의 패드 하부연결 구조. [청구항 18] 제16항에 있어서,상기 보호 소자는 피 타입 다이오드로서 상기 패드에 양전압의 정전기가 유입되었을 경우에 내부회로를 보호하기 위해양의정전기를전원전압라인방전하는것을특징으로 하는반도체 장치의 패드 하부연결 구조. [청구항 19] 제16항에 있어서,상기 보호 소자는 엔 타입 다이오드로서 상기 패드에 음전압의 정전기가 유입되었을 경우에 내부회로를 보호하기 위해음의정전기를그라운드방전하는것을특징으로 하는반도체 장치의 패드 하부연결 구조. [청구항 20] 제18항에 있어서,상기 비아 콘택부와 상기 메탈 콘택부는 복수의 유닛 비아 콘택과 복수의 유닛 메탈 콘택특징으로 하는반도체 장치의 패드 하부연결 구조. [청구항 21] 제17항에 있어서,상기 제1 도전형 액티브 영역이 고농도 엔형 디퓨젼 영역일 경우에 상기 제2 도전형 액티브 영역은 고농도 피형 디퓨젼 영역특징으로 하는반도체 장치의 패드 하부연결 구조. [청구항 22] 제17항에 있어서,상기 패드는 입력 패드, 출력패드, 또는 입력 및 출력패드특징으로 하는반도체 장치의 패드 하부연결 구조. [청구항 23] 제15항에 있어서,상기 메탈 콘택부의 하부에 다마신 공정에 의해 형성되는 금속층이 더 존재할 경우에 상기 메탈 콘택부의 하부에는텅스텐 콘택부더구비됨을특징으로 하는반도체 장치의 패드 하부연결 구조. [청구항 25] 제24항에 있어서,상기 콘택 플러그부는 서로 수직으로 중첩되는비아콘택과메탈콘택포함함을특징으로 하는반도체 집적회로용 보호소자와 본딩 패드간의 전기적 연결 구조. [청구항 26] 제25항에 있어서,상기 절연막의 내부에는 상기 메탈 콘택이 존재하는 메탈 콘택층, 제1 금속층, 상기 비아 콘택이 존재하는 비아 콘택층, 제2 금속층이적층순존재함을특징으로 하는반도체 집적회로용 보호소자와 본딩 패드간의 전기적 연결구조. [청구항 27] 제25항에 있어서,상기 외부 접속단자는 신호를 전달하기 위한 핀특징으로 하는반도체 집적회로용 보호소자와 본딩 패드간의 전기적 연결구조. [청구항 28] 제25항에 있어서,상기 보호 소자는 상기 입출력 패드에 양전압의 정전기가 유입되었을 경우에 내부회로를 보호하기 위해 양의 정전기를 출력용 전원공급전압 라인(vddq)으로 방전하는 피 타입 다이오드특징으로 하는반도체 집적회로용 보호소자와 본딩 패드간의 전기적 연결구조. [청구항 29] 제25항에 있어서,상기 액티브 영역은 고농도 피형 디퓨젼 영역 또는 엔형 디퓨젼 영역 중의 하나특징으로 하는반도체 집적회로용 보호소자와 본딩 패드간의 전기적 연결구조. [청구항 30] 제25항에 있어서,상기 메탈 콘택부의 하부에 다마신 공정에 의해 형성되는 금속층이 더 존재할 경우에 상기 메탈 콘택부의 하부에는텅스텐 콘택부더형성됨을특징으로 하는반도체 집적회로용 보호소자와 본딩 패드간의 전기적 연결구조. [청구항 34] 제33항에 있어서,상기 제1 디퓨젼 영역 또는 상기 제2 디퓨젼 영역을 상기 패드에 전기적으로 연결할 경우에 상기 패드 하부의 알루미늄 층 및 금속 층을 거쳐 상기 디퓨젼 영역까지 다이렉트연결하는콘택 구조를 가짐을 특징으로 반도체 장치의 esd 프로텍션 회로. [청구항 35] 제33항에 있어서,상기 반도체 장치가 스태이틱 램인 경우에 상기 스태이틱 램의 메모리 셀은 6개의 셀 트랜지스터들로 이루어지고, 상기 6개의 셀 트랜지스터들은 서로 동일층 또는 서로 다른층형성됨을특징으로 하는반도체 장치의 esd 프로텍션 회로.