문맥 (context)
[청구항 1]
멀티 캐리어를 이용하여 데이터를 송신하는 신호 송신 장치에 있어서,
수신되는 패킷 정보 비트를 특정 부호율을 갖도록 터보 코드로 부호화한 제1심볼을 생성하는 터보 코드 엔코더
상기 제1 심볼에 채널 인터리빙을 수행하는 채널 인터리버
상기 채널 인터리빙된 제1 심볼에 스크램블링을 수행하여 제2 심볼을 생성하는 스크램블러
상기 제2 심볼을 수신하여 변조하는 변조부
상기 변조된 제2 심볼을 왈시 코드를 이용하여 확산하는 확산 모듈; 및
상기 확산모듈로부터 출력 신호를 수신하고, 상기 수신된 신호에 포함된 비트의 일부를 제거하여 특정 개의 제3 심볼로 생성한 후에 파일럿 삽입, 역퓨리에 변환 및 프리픽스 삽입을 수행하는 신호 발생 모듈
을 포함하는 신호 송신 장치
[청구항 2]
제1항에 있어서,상기 변조부는,수신되는 상기 제2 심볼을 입력되는 비트 순서에 따라변조하는것을특징으로 하는신호 송신 장치.
[청구항 3]
제1항 또는 제2항에 있어서,상기 신호 발생 모듈은,상기 출력 신호에 대한 하나의 슬롯을 수신하여, 상기 슬롯의 길이를 축소하는 슬롯 축소부; 및상기 축소된 슬롯을 기초로 상기 특정 개의 제3 심볼을 생성하는 슬롯 분배부포함하는신호 송신 장치.
[청구항 4]
제3항에 있어서,상기 신호 발생 모듈은,상기 제3 심볼에 파일럿을 삽입하는 다수의 파일럿 삽입부;상기 파일럿 삽입부로 전달받은 데이터를 역퓨리에 변환하는 다수의 역퓨리에 변환부;상기 역퓨리에 변환된 데이터에 제1 프리픽스 또는 제2 프리픽스를 삽입하는 다수의 프리픽스 삽입부; 및상기 다수의 프리픽스 삽입부로부터 전달받은 데이터를 직렬 데이터로 변환하는병직렬변환부를포함하는신호 송신 장치.
[청구항 5]
제3항에 있어서,상기 슬롯 축소부는상기 슬롯에 포함되어 있는 정보 비트와 패리티비트 중에 상기 패리티 비트의 특정 개의 비트를 삭제하여 상기 축소된슬롯생성하는것을특징으로 하는신호 송신 장치.
[청구항 6]
제3항에 있어서,상기 슬롯 축소부는 1536개의 칩구간을 포함하는 상기 슬롯을 수신하여 192칩만큼 줄인 1344개의 칩구간을 갖는 상기 길이가 축소된슬롯생성하는것을특징으로 하는신호 송신 장치
[청구항 7]
제1항 또는 제2항에 있어서,상기 변조부는 qpsk(quadrature phase shift keying), 8-psk(8-phase shift keying), 16-qam(16-quadrture amplitude modulation)변조 방식 중 하나의 변조 방식을 이용하여상기변조수행하는것을특징으로 하는신호 송신 장치.
[청구항 8]
송신 장치에 의해 축소된 슬롯이 포함된 멀티 캐리어 신호를 수신하는 신호 수신 장치에 있어서,
상기 멀티 캐리어 신호를 수신하여 동기화를 수행하고, 주파수 옵셋을 보상하는 동기/주파수 옵셋 보상부
상기 동기/주파수 옵셋 보상부의 신호를 수신하여 다수의 병렬 신호로 생성 하는 직병렬 변환부
상기 다수의 병렬 신호에 포함된 프리픽스를 제거하는 다수의 프리픽스 제거부
상기 프리픽스 제거부로부터 수신되는 신호에 퓨리에변환을 수행하여 심볼을 생성하는 다수의 퓨리에 변환부; 및
상기 다수의 퓨리에 변환부로부터 상기 심볼을 수신하여 슬롯을 생성하고, 상기 생성된 슬롯에 특정개의 제로(zero)를 삽입하여 제2 슬롯을 생성하는 슬롯 형성부
를 포함하는 신호 수신 장치
[청구항 9]
제8항에 있어서,상기 슬롯 형성부는, 상기 슬롯에 특정 개의 제로(zero)를 상기 슬롯이 포함하는 패리티 비트에 삽입하여상기제2슬롯생성하는것을특징으로 하는신호 수신 장치.
[청구항 10]
제9항에 있어서,상기 제2 슬롯을 수신하여 채널을 추정하는 채널 추정부; 및상기 추정된 채널을 기초로 채널 상태를 계산하는 채널 계산부더 포함하는신호 수신 장치.
[청구항 11]
제10항에 있어서,상기 제2 슬롯에 대한 신호를 복원하는 등화기(feq); 및상기 등화기로부터 수신받은 신호가 복원된 제2 슬롯을 특정 길이를 가지는 확산부호를 이용하여 역확산을 수행하는 역확산부더 포함하는신호 수신 장치.
[청구항 12]
제11항에 있어서,상기 역확산부로부터 수신받은 확산된 데이터를 상기 채널 상태에 기초하여 복조하는 연판정 복조부; 및상기 연판정 복조부로부터 복조된 데이터를 수신하여 터보 코드 복호를 수행하는터보복호부를더 포함하는신호 수신 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
신호 송신 장치에서 슬롯 축소부가 슬롯의 길이를 축소하여 축소된 슬롯을 생성할 때, 슬롯 내의 어떤 비트들을 삭제하여 처리하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation슬롯 축소부가 슬롯 길이를 축소할 때, 슬롯 내의 어떤 비트들을 삭제하여 처리하는지 파악해야 한다.
-
2정보 추출
information_extraction청구항 5에서 슬롯 축소부의 동작과 삭제되는 비트에 대한 구체적인 설명이 포함되어 있다.
- 상기 슬롯 축소부는상기 슬롯에 포함되어 있는 정보 비트와 패리티비트 중에 상기 패리티 비트의 특정 개의 비트를 삭제하여 상기 축소된슬롯생성하는것을특징으로 하는신호 송신 장치
-
3근거 선택
evidence_selection슬롯 축소부가 삭제하는 대상이 '패리티 비트의 특정 개의 비트'임을 명시한 구절을 선택한다.
- 상기 패리티 비트의 특정 개의 비트를 삭제하여
-
4논리 통합
logical_integration슬롯에는 정보 비트와 패리티 비트가 포함되어 있는데, 그중 패리티 비트의 일부를 삭제함으로써 슬롯의 길이를 축소한다는 논리를 도출한다.
- 상기 슬롯에 포함되어 있는 정보 비트와 패리티비트 중에 상기 패리티 비트의 특정 개의 비트를 삭제하여
-
5결론 도출
conclusion_formulation슬롯 축소부는 슬롯 내의 정보 비트와 패리티 비트 중 패리티 비트의 특정 개의 비트를 삭제하여 슬롯을 축소한다.
- 상기 패리티 비트의 특정 개의 비트를 삭제하여
-
6답변 생성
answer_generation질문에 대해 추출된 정보를 바탕으로 직접적인 답변을 작성한다.
- 상기 패리티 비트의 특정 개의 비트를 삭제하여
최종 답변 (final_answer)
상기 슬롯에 포함되어 있는 정보 비트와 패리티비트 중에 상기 패리티 비트의 특정 개의 비트를 삭제하여 처리한다.
핵심 해석 (core_interpretation)
신호 송신 장치에서 슬롯의 길이를 축소하기 위해 슬롯 내의 정보 비트는 유지하고 패리티 비트의 일부를 삭제하는 기술적 방법을 정의하고 있다.