리소그래피 장치, 디바이스 제조 방법, 그에 의해 제조된디바이스, 및 분산형 디지털 대 아날로그 변환을 갖는 공간광 변조기를 이용하는 제어가능한 패터닝 디바이스 document_id 1020060054077

[청구항 2] 제 1 항에 있어서,상기 패터닝 디바이스는 상기 셀들의 복수의 그룹들로 나누어질 수 있고;복수의 공급 채널이 존재하며, 상기 복수의 공급 채널내의 각각의 공급 채널은 상기 셀들의 각각의 그룹내의 각각의 셀에 상기 전압 신호를 제공하도록배치되는것을특징으로 하는리소그래피 장치. [청구항 3] 제 1 항에 있어서,상기 각각의 제어 전압들의 각각nan은아날로그전압값포함하여이루어지는것을특징으로 하는리소그래피 장치. [청구항 4] 제 1 항에 있어서,상기 전압 신호는 상이한 전압들의 시리즈(series)를 포함하여 이루어지고, 상기 국부 제어 회로들의 각각은 상기 제어 신호들에 응답하여 상기 시리즈로부터 1이상의 선택된 각각의 전압을 일체화(integrate)함으로써 상기 각각의 제어 전압을 생성하도록각각의집적회로포함하여이루어지는것을특징으로 하는리소그래피 장치. [청구항 5] 제 4 항에 있어서,전압들의 시리즈내의 각각의 전압은 상기 셀들의 각각에 대한 원하는 제어 전압에 대응하는 디지털 신호내의 비트들의 수보다 작은 수 또는 그와 같은 수로 나누어진 풀-스케일(full-scale) 전압과 같은 것특징으로 하는리소그래피 장치. [청구항 6] 제 4 항에 있어서,상기 전압 신호가 각각의 셀에 대한 상기 디지털 신호내의 하이(high)인 비트 위치에 대응하는 전압 레벨에 있는 경우, 상기 제어 신호들은 상기 셀들의 상기 각각의 셀에 대해 하이이도록 배치되는디지털어드레스입력포함하여이루어지는것을특징으로 하는리소그래피 장치. [청구항 7] 제 1 항에 있어서,상기 국부 제어 회로들의 각각내의 상기또 다른 전자 요소들은,제 1 단자 및 제 2 단자를 갖는 제 1 캐패시터;제 1 입력부, 접지에 연결되는 제 2 입력부 및 출력부를 갖는 연산 증폭기(operational amplifier);상기 연산 증폭기의 상기 제 1 입력부와 상기 출력부 사이에 연결된 제 2 캐패시터; 및상기 제 1 캐패시터의 상기 제 2 단자가 접지에 연결되는 선택 위치 및 상기 제 1 캐패시터의 상기 제 2 단자가 상기 연산 증폭기의 상기 제 1 입력부에 연결되는 선택해제 위치(deselect position)를 갖는 제 2 제어가능한 스위칭 디바이스를 포함하여 이루어지고,제 1 제어가능한 스위칭 디바이스는 상기 제 1 캐패시터의 상기 제 1 단자가 전압 신호에 연결되는 선택 위치 및 상기 제 1 캐패시터의 상기 제 1 단자가 접지에 연결되는 선택해제 위치를 가지며,각각의 국부 제어 회로는 상기 제 1 제어가능한 스위칭 디바이스 및 제 2 제어가능한 스위칭 디바이스의 작동(operation)이 상기 디지털 어드레스 입력에 의해 제어되도록 배치되고,상기 디지털 어드레스 입력이 하이인 경우, 상기 제어가능한 스위칭 디바이스들은 선택 위치내에 있고, 상기 제 1 캐패시터는 상기 전압 신호의 전압으로 충전되며; 상기 디지털 어드레스 입력이 로우인 경우, 상기 제어가능한 스위칭 디바이스들은 선택해제 위치에 있고, 상기 제 1 캐패시터 상에 저장된 전하는 상기 제 2 캐패시터로 전달되며, 및상기 전압 신호의 상이한 전압들의 각각의 시리즈 이후, 전하 증폭기(charge amplifier)의 출력 상의 전압은 상기 각각의 제어가능한 요소에 대한제어 전압포함하여이루어지는것을특징으로 하는리소그래피 장치. [청구항 8] 제 7 항에 있어서,상기 국부 제어 회로들의 각각은,상기 제 2 캐패시터와 전기적으로 병렬로 배치되고, 리셋 신호(reset signal)에 의해 제어되는 제 3 제어가능한 스위칭 디바이스를 더 포함하여 이루어지고, 상기 제 3 제어가능한 스위칭 디바이스를 폐쇄함으로써 상기 제 1 제어가능한 스위칭 디바이스 및 상기 제 2 제어가능한 스위칭 디바이스가 선택해제 위치에 놓이는 경우, 상기 캐패시터들 상에 저장된 여하한의 전하는 실질적으로 0으로 감소되고 상기 제어 전압은 실질적으로0볼트감소되는것을특징으로 하는리소그래피 장치. [청구항 9] 제 7 항에 있어서,각각의 국부 제어 회로는, 제 1 단자 및 접지에 연결된 제 2 단자를 갖는 제 3 캐패시터; 및상기 연산 증폭기의 상기 출력부와 상기 제 3 캐패시터의 상기 제 1 단자 사이에 연결된 제 4 제어가능한 스위칭 디바이스를 더 포함하여 이루어지고, 상기 제 4 제어가능한 스위칭 디바이스는 상기 연산 증폭기의 출력 전압으로 상기 제 3 캐패시터를 충전하도록 선택적으로 폐쇄될 수 있으며, 상기 제 3 캐패시터에 걸린 전압은 그 셀에 대한 상기 각각의 제어가능한 요소에 대한제어 전압포함하여이루어지는것을특징으로 하는리소그래피 장치. [청구항 10] 제 9 항에 있어서,상기 제 3 캐패시터는 상기 각각의 제어가능한요소의입력 캐패시턴스포함하여이루어지는것을특징으로 하는리소그래피 장치. [청구항 11] 제 1 항에 있어서,상기 제어 신호들은,디지털 어드레스 입력; 및각각의 셀에 대한 원하는 제어 전압에 대응하는 디지털 신호를 포함하여 이루어지고, 각각의 국부 제어 신호는 상기 디지털 어드레스 입력에 응답하여상기디지털신호의각각의디지털신호수신하는것을특징으로 하는리소그래피 장치. [청구항 12] 제 11 항에 있어서,상기 각각의 제 1 제어가능한 스위칭 디바이스는 제 4 캐패시터를 통해 공급 채널과 접지 사이에 연결되고, 중간 제어 신호에 의해 제어되며; 및상기 제 4 캐패시터에 걸린 전압은 상기 각각의 제어가능한 요소에 대한제어 전압포함하여이루어지는것을특징으로 하는리소그래피 장치. [청구항 13] 제 12 항에 있어서,상기 제 4 캐패시터는 상기 각각의 제어가능한요소의상기입력 캐패시턴스포함하여이루어지는것을특징으로 하는리소그래피 장치. [청구항 14] 제 11 항에 있어서,상기 전압 신호는 전압의 크기(magnitude)가 사전설정된 시간 주기에 걸쳐 점진적으로 변화하는 전압을 포함하여 이루어지고; 및상기 국부 제어 회로들의 각각의 국부 제어 회로는 상기 제어 신호에 응답하여 상기 사전설정된 시간 주기 동안에 각각의 제 1 제어가능한 스위칭 디바이스의 작동 시간을 제어함으로써상기각각의제어 전압결정하는것을특징으로 하는리소그래피 장치. [청구항 15] 제 14 항에 있어서,상기 국부 제어 회로들의 각각내의 복수의 각각의 또 다른 전자 구성요소들은, 상기 디지털 신호를 수신하고, 상기 사전설정된 시간 주기의 시작과 함께 상기 디지털 신호의 값에 따는 시간 주기를 기다리며, 상기 제 1 제어가능한 스위칭 디바이스를 개방하는다운카운터포함하여이루어지는것을특징으로 하는리소그래피 장치. [청구항 16] 제 15 항에 있어서,상기 제 1 제어가능한 스위칭 디바이스는 상기 사전설정된시간주기의시작함께폐쇄되는것을특징으로 하는리소그래피 장치. [청구항 17] 제 11 항에 있어서,상기 전압 신호는 실질적으로 일정한 크기의 전압을 포함하여 이루어지고,상기 국부 제어 회로들의 각각은 상기 각각의 제 1 제어가능한 스위칭 디바이스를 제어하는 pwm(pulse width modulation) 제어 신호를 생성하도록 배치된 각각의 pwm 신호 생성기를 포함하여 이루어지며; 및상기 제어 시스템으로부터의 제어 신호들은 각각의 pwm 제어 신호의 듀티 사이클(duty cycle)을 결정하도록배치되는것을특징으로 하는리소그래피 장치. [청구항 25] 제 24 항에 있어서,상기 스위치들의 각각은 저항기를 통해 그 각각의 전압 입력 라인에 연결되고, 상기 스위치들의 제 1 그룹에 연결된 저항기들은 상기 스위치들의 다른 세트에 연결된 저항기들보다 더 많은 것특징으로 하는리소그래피 장치.