수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법 document_id 1020060088187

[청구항 2] 제1 항에 있어서,상기 제1 불순물주입 영역과 상기 제2 불순물주입 영역은 n형 불순물주입영역인반도체 메모리장치. [청구항 3] 제1 항에 있어서,상기 제1 불순물주입 영역과 상기 제2 불순물주입 영역은 p형 불순물주입영역인반도체 메모리장치. [청구항 4] 제1 항에 있어서,상기 제1 워드라인은 상기 활성영역의 길이방향신장하여형성된반도체 메모리장치. [청구항 5] 제4 항에 있어서,상기 제1 워드라인은 상기 활성영역 사이의 상기 소자분리막 위로형성된반도체 메모리장치. [청구항 6] 제1 항에 있어서,제1 콘택플러그의 측면을 둘러싸며 절연물질로 이루어진 콘택 스페이서더 포함하는반도체 메모리장치. [청구항 7] 제1 항에 있어서,상기 제2 콘택플러그와 접촉하는 스토리지 커패시터더 포함하는반도체 메모리장치. [청구항 8] 제1 항에 있어서,상기 반도체 기판의 제1 표면으로부터 일정한 깊이로 상기 활성영역의 상기 제1 측면과 대향하는 제2 측면;상기 활성영역의 상부에 형성된 제1 불순물주입영역과 이격되어 형성된 제3 불순물주입영역;상기 활성영역의 제2 측면을 따라 상기 제3 불순물주입영역과 상기 제2 불순물주입영역 사이에 형성된 제2 채널영역;상기 제2 측면을 따라 상기 제2 채널영역 상에 형성된 제2 게이트절연층; 상기 제2 측면을 따라 상기 소자분리막 내에서 상기 제2 게이트절연층 상에 수직 형성된 제2 게이트전극; 상기 제1 게이트전극의 상부와 연결되며, 상기 반도체기판의 제1 표면 위에서 상기 제1 방향으로 수평 연장된 제2 워드라인;상기 제3 불순물주입영역의 상부면과 접촉하면서 수직으로 연장된 제3 콘택플러그더 포함하는반도체 메모리장치. [청구항 9] 제8 항에 있어서,상기 제2 워드라인은 상기 활성영역의 길이 방향으로 신장되며, 상기 활성영역 사이의 상기 소자분리막 위로형성된반도체 메모리장치. [청구항 10] 제8 항에 있어서,상기 제3 콘택플러그와 상기 스토리지노드 콘택에접촉하는 스토리지 커패시터더 포함하는반도체 메모리장치. [청구항 12] 제11 항에 있어서,상기제1 및 제2 워드라인은 상기 활성영역의 길이 방향으로 신장되며, 상기 활성영역 사이의 상기 소자분리막 위로형성된반도체 메모리장치. [청구항 13] 제11 항에 있어서,제1 콘택플러그의 측면을 둘러싸며 절연물질로 이루어진 콘택 스페이서더 포함하는반도체 메모리장치. [청구항 14] 제13 항에 있어서,상기 콘택 스페이서는 상기 제1 부분 활성영역과 상기 제2 부분 활성영역완전히 분리하는반도체 메모리장치. [청구항 15] 제11 항에 있어서,상기제1 및 제2 스토리지노드 콘택플러그에 접촉하는 스토리지 커패시터더 포함하는반도체 메모리장치.