문맥 (context)
[청구항 2]
제 1 항에 있어서,상기 하나 이상의 지연 소자는 상기 초기 위상 신호의 어써트에 응답하여 상기 전류원의 상기 공통 출력 노드로부터의 전류 흐름을 위한 경로를 제공하는 적어도 하나의 트랜지스터포함하는위상 혼합 회로.
[청구항 3]
제 2 항에 있어서,적어도 하나의 트랜지스터는 크기가 상이한 복수의 트랜지스터포함하는위상 혼합 회로.
[청구항 4]
제 3 항에 있어서,상기 트랜지스터의 상기 크기는 상기 복수의 신호의 상기 위상이 실질적으로 동일한위상분리되도록선택되는위상 혼합 회로.
[청구항 5]
제 1 항에 있어서,상기 하나 이상의 지연 소자는 상기 전류원의 상기 공통 출력 노드와 결합하는 적어도 하나의 캐패시터포함하는위상 혼합 회로.
[청구항 6]
제 5 항에 있어서,적어도 하나의 캐패시터는 캐패시터 값이 상이한 복수의 캐패시터포함하는위상 혼합 회로.
[청구항 7]
제 6 항에 있어서,상기 캐패시터 값은 상기 복수의 신호의 상기 위상이 실질적으로 동일한위상분리되도록선택되는위상 혼합 회로.
[청구항 9]
제 8 항에 있어서,상기 전류 흐름을 위한 경로는 상기 초기 위상 신호를 입력으로 수신하는 적어도 하나의 트랜지스터포함하는위상 혼합 회로.
[청구항 10]
제 9 항에 있어서,적어도 하나의 트랜지스터는 상기 스위치 중 하나를 통해 상기 전류원의 상기 공통 출력 노드와 결합하는 상기 지연 소자 중하나인위상 혼합 회로.
[청구항 11]
제 9 항에 있어서,적어도 하나의 트랜지스터는 nmos 트랜지스터를 포함하고, 상기 전류원은 pmos 트랜지스터포함하는위상 혼합 회로.
[청구항 12]
제 9 항에 있어서,상기 전류 흐름을 위한 경로는 상기 후기 위상 신호를 입력으로 수신하는 적어도 하나의 트랜지스터더 포함하는위상 혼합 회로.
[청구항 13]
제 8 항에 있어서,상기 하나 이상의 지연 소자는 실질적으로 동일한 위상만큼 분리되는 위상을 갖는복수의신호발생허용하도록구성되는위상 혼합 회로.
[청구항 15]
제 14 항에 있어서,상기 제어 로직은 (a) 상기 입력 및 출력 신호가 용인된 허용 오차 내에서 정렬되는지를 판단하고,(b) 만일 아니라면, 상기 하나 이상의 제어 신호를 변경하여 상기 공통 출력 노드와 상이한 하나 이상의 지연 소자를 결합시키고,(c) 상기 입력 및 출력 신호가 용인된 허용 오차 내에서 정렬될 때까지 단계((a)내지반복하도록구성되는지연 고정 루프 회로.
[청구항 16]
제 14 항에 있어서,상기 위상 혼합 회로는 상기 전류원의 상기 공통 출력 노드와 결합하는 입력 노드를 갖는 비교기를 더 포함하고,상기 임계치 레벨은 상기 비교기의 임계치레벨인지연 고정 루프 회로.
[청구항 17]
제 16 항에 있어서,상기 출력 신호는 상기 비교기의 출력 노드발생하는지연 고정 루프 회로.
[청구항 19]
제 18 항에 있어서,상기 하나 이상의 지연 소자는 크기가 상이한 복수의 트랜지스터포함하는dram 장치.
[청구항 20]
제 18 항에 있어서,상기 하나 이상의 지연 소자는 복수의 캐패시터포함하는dram 장치.
[청구항 21]
제 20 항에 있어서,상기 복수의 캐패시터는 상기 메모리 소자에서 이용되는캐패시터동일한유형인dram 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
지연 고정 루프 회로에서 제어 로직이 입력 및 출력 신호의 정렬 상태를 판단하여 제어 신호를 변경하는 구체적인 절차는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation지연 고정 루프 회로에서 제어 로직이 신호 정렬 상태를 판단하고 제어 신호를 변경하는 구체적인 절차를 추출해야 한다.
-
2정보 추출
information_extraction청구항 15에서 제어 로직의 동작 단계인 (a), (b), (c)를 확인한다.
- 상기 제어 로직은 (a) 상기 입력 및 출력 신호가 용인된 허용 오차 내에서 정렬되는지를 판단하고,(b) 만일 아니라면, 상기 하나 이상의 제어 신호를 변경하여 상기 공통 출력 노드와 상이한 하나 이상의 지연 소자를 결합시키고,(c) 상기 입력 및 출력 신호가 용인된 허용 오차 내에서 정렬될 때까지 단계((a)내지반복하도록구성되는지연 고정 루프 회로.
-
3근거 선택
evidence_selection제어 로직의 절차를 명시한 청구항 15의 구절을 근거로 선택한다.
- 상기 제어 로직은 (a) 상기 입력 및 출력 신호가 용인된 허용 오차 내에서 정렬되는지를 판단하고,(b) 만일 아니라면, 상기 하나 이상의 제어 신호를 변경하여 상기 공통 출력 노드와 상이한 하나 이상의 지연 소자를 결합시키고,(c) 상기 입력 및 출력 신호가 용인된 허용 오차 내에서 정렬될 때까지 단계((a)내지반복하도록구성되는
-
4논리 통합
logical_integration판단(a) -> 불일치 시 변경(b) -> 정렬될 때까지 반복(c)의 논리적 순서를 결합한다.
-
5결론 도출
conclusion_formulation질문에 따라 제어 로직의 3단계 절차를 정리하여 답변을 구성한다.
-
6답변 생성
answer_generation추출된 절차를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
지연 고정 루프 회로의 제어 로직은 다음과 같은 절차를 수행한다: (a) 입력 및 출력 신호가 용인된 허용 오차 내에서 정렬되는지를 판단한다. (b) 만약 정렬되지 않았다면, 하나 이상의 제어 신호를 변경하여 공통 출력 노드와 상이한 하나 이상의 지연 소자를 결합시킨다. (c) 입력 및 출력 신호가 용인된 허용 오차 내에서 정렬될 때까지 단계 (a)부터 (b)까지의 과정을 반복한다.
핵심 해석 (core_interpretation)
지연 고정 루프 회로가 입력과 출력 신호의 정렬 상태를 허용 오차 범위 내에서 확인하고, 정렬되지 않을 경우 지연 소자의 결합을 변경함으로써 정렬될 때까지 피드백 루프를 통해 제어하는 기술이다.