인터페이스 시스템 및 이를 이용한 평판 표시장치 document_id 1020070035004

[청구항 1] 외부로부터 다수의 비트를 가지는 제 1데이터 및 제 2데이터를 공급받고, 공급받은 제 1데이터 및 제 2데이터의 비트를 순차적으로 출력하기 위한 직렬 변환부와 상기 직렬 변환부로부터 공급되는 2비트에 대응하여 4가지 전압레벨을 생성하기 위한 송신회로와 상기 송신회로부터 공급되는 상기 전압레벨을 이용하여 상기 2비트를 복원하기 위한 수신회로와 상기 수신회로로부터 공급되는 2비트를 순차적으로 저장하면서 상기 제 1데이터 및 제 2데이터를 복원하기 위한 직병렬 변환부를 구비하며 상기 직렬 변환부는 제 1데이터의 비트를 순차적으로 출력하기 위한 제 1직렬 변환기와, 제 2데이터의 비트를 순차적으로 출력하기 위한 제 2직렬 변환기를 구비하는 것을 특징으로 하는 인터페이스 시스템 [청구항 3] 제 1항에 있어서,상기 제 1직렬 변환기 및 제 2직렬 변환기 각각은제 1전압과 제 2전압 사이에 위치되며, 상기 제 1데이터 또는 제 2데이터의 서로 다른 비트를 게이트전극으로 공급받는 제 1트랜지스터들과;상기 제 1전압과 제 2전압 사이에 위치되며, 상기 제 1데이터 또는 제 2데이터의 서로 다른 반전비트를 게이트전극으로 공급받는제2트랜지스터들구비하는것을특징으로 하는인터페이스 시스템. [청구항 4] 제 3항에 있어서,상기 제 1트랜지스터들각각은 외부로부터 공급되는 제어신호들에 의하여 서로 다른 시점에 턴-온될 수 있는 여건으로 설정되며, 상기 제 1트랜지스터들의 실제 턴-온여부는 상기 게이트전극으로 공급되는비트결정되는것을특징으로 하는인터페이스 시스템. [청구항 5] 제 4항에 있어서,상기 제 2트랜지스터들각각은 외부로부터 공급되는 제어신호들에 의하여 서로 다른 시점에 턴-온될 수 있는 여건으로 설정되며, 상기 제 2트랜지스터들의 실제 턴-온여부는 상기 게이트전극으로 공급되는반전비트결정되는것을특징으로 하는인터페이스 시스템. [청구항 6] 제 5항에 있어서,동일 가중치의 상기 비트 및 반전 비트를 공급받는 제 1트랜지스터 및 제 2트랜지스터는 동일 시점에 턴-온될 수 있는여건설정되는것을특징으로 하는인터페이스 시스템. [청구항 7] 제 1항에 있어서,상기 송신회로는상기 2비트를 3비트로 변환하기 위한 디코더와,상기 3비트에 대응하여 전류들의 전류 흐름을 제어하기 위한 구동부와,상기 구동부로부터 공급되는 상기 전류들의 전류 흐름에 대응하는 전압이 인가되는송신저항구비하는것을특징으로 하는인터페이스 시스템. [청구항 8] 제 7항에 있어서,상기 디코더는 "00"의 2비트가 입력될 때 "000"의 3비트 생성, "01"의 2비트가 입력될 때 "001"의 3비트 생성, "10"의 2비트가 입력될 때 "011"의 3비트 생성, "11"의 2비트가 입력될 때 "111"의3비트생성하는것을특징으로 하는인터페이스 시스템. [청구항 9] 제 8항에 있어서,상기 구동부는 상기 3비트의 서로 다른 비트를 입력받고, 입력받은 비트에 대응하여 상기 전류의 흐름을 제어하기 위한3개의구동회로들구비하는것을특징으로 하는인터페이스 시스템. [청구항 10] 제 9항에 있어서,상기 구동회로들각각은제 1전압과 접속되며 제 1전압으로부터 일정전류가 흐르도록 채널폭이 제어되는 제 1트랜지스터와,제 2전압과 접속되며 상기 일정전류가 흐르도록 채널폭이 제어되는 제 2트랜지스터와,상기 제 1트랜지스터 및 제 2트랜지스터 사이에 위치되는 제 3트랜지스터 및 제 4트랜지스터와,상기 제 3트랜지스터 및 제 4트랜지스터와 병렬로 접속되는제5트랜지스터및제6트랜지스터구비하는것을특징으로 하는인터페이스 시스템. [청구항 11] 제 10항에 있어서,상기 제 1전압은 상기 제 2전압 보다 높은전압값설정되는것을특징으로 하는인터페이스 시스템. [청구항 12] 제 10항에 있어서,상기 제 3트랜지스터 및 제 4트랜지스터는 상기 3비트 중 특정비트에 의하여 턴-온 및 턴-오프가 제어되고, 상기 제 5트랜지스터 및 제 6트랜지스터는 상기 특정 비트의 반전 비트에 의하여 턴-온 및 턴-오프제어되는것을특징으로 하는인터페이스 시스템. [청구항 13] 제 12항에 있어서,상기 제 3트랜지스터 및 제 5트랜지스터는 피모스(pmos)로 형성되고, 제 4트랜지스터 및 제 6트랜지스터는엔모스형성되는것을특징으로 하는인터페이스 시스템. [청구항 14] 제 9항에 있어서,상기 구동회로들은 상기 3비트에 대응하여 송신 및 수신 라인 사이에 위치되는 상기 송신저항으로 흐르는전류의방향제어하는것을특징으로 하는인터페이스 시스템. [청구항 15] 제 14항에 있어서,상기 수신회로는상기 송신 및 수신 라인 사이에 위치되어 상기 송신저항에 인가되는 전압을 공급받는 수신저항과;상기 수신저항의 양측단에 인가되는 전압을 증폭하기 위한 앰프들과;상기 앰프들 각각에 설치되며, 상기 앰프로부터 공급되는 전압을 비교하기 비교부들과;상기 비교부들로부터 공급되는 비트를 이용하여 상기 2비트를 복원하기 위한엔코더구비하는것을특징으로 하는인터페이스 시스템. [청구항 16] 제 15항에 있어서,상기 앰프들은상기 수신저항의 일측단의 전압을 상기 수신저항의 다른측단의 전압보다 상대적으로 높게 증폭하기 위한 제 1앰프와,상기 일측단의 전압 및 다른측단의 전압을 동일하게 증폭하기 위한 제 2앰프와,상기 다른측단의 전압을 상기 일측단의 전압보다 상대적으로 높게 증폭하기 위한제3앰프구비하는것을특징으로 하는인터페이스 시스템. [청구항 17] 제 16항에 있어서,상기 제 1앰프는 상기 2비트 중 "10" 비트에 대응하는 전압이 상기 수신저항에 인가되었을 때 상기 일측단의 전압이 상기 다른측단의 전압보다 높은전압값증폭하는것을특징으로 하는인터페이스 시스템. [청구항 18] 제 16항에 있어서,상기 제 3앰프는 상기 2비트 중 "01" 비트에 대응하는 전압이 상기 수신저항에 인가되었을 때 상기 다른측단의 전압이 상기 일측단의 전압보다 높은전압값증폭하는것을특징으로 하는인터페이스 시스템. [청구항 19] 제 16항에 있어서,상기 비교부들각각은 상기 앰프들 각각으로부터 공급되는 전압 중 상기 일측단의 전압이 상기 다른측단보다 높을 때 "0"의 비트를 생성하고, 그 외의 경우에 "1"의비트생성하는것을특징으로 하는인터페이스 시스템. [청구항 20] 제 15항에 있어서,상기 엔코더들은 비교부들로부터 "000"의 3비트가 입력될 때 "00"의 2비트 생성, "001"의 3비트가 입력될 때 "01"의 2비트 생성, "011"의 3비트가 입력될 때 "10"의 2비트 생성, "111"의 3비트가 입력될 때 "11"의2비트생성하는것을특징으로 하는인터페이스 시스템. [청구항 21] 제 15항에 있어서,상기 직병렬 변환부는상기 엔코더로부터 상기 제 1데이터의 비트를 순차적으로 공급받는 제 1직병렬 변환기와,상기 엔코더로부터 상기 제 2데이터의 비트를 순차적으로 공급받는제2직병렬변환기구비하는것을특징으로 하는인터페이스 시스템. [청구항 22] 제 21항에 있어서,상기 제 1직병렬 변환기 및 제 2직병렬 변환기 각각은상기 제 1데이터 및 제 2데이터의 비트 중 어느 하나를 공급받아 순차적으로 저장하기 위한 제 1플립플롭들과,상기 제 1플립플롭들로 상기 제 1데이터 및 제 2데이터 중 어느 하나의 데이터의 모든 비트가 저장되었을 때 상기 제 1플립플롭의 저장된 비트를 공급받아 동시에 출력하기 위한제2플립플롭들구비하는것을특징으로 하는인터페이스 시스템. [청구항 23] 제 22항에 있어서,상기 제 1플립플롭 및 제 2플립플롭들은 디(d)플립플롭구성되는것을특징으로 하는인터페이스 시스템. [청구항 24] 제 15항에 있어서,상기 송신저항 및 수신저항 중 적어도 하나는상기 송신 및 수신 라인 사이에 위치되는 메인저항과,상기 메인 저항과 병렬로 접속되는 다수의 보조저항들과,상기 보조저항들 각각과 접속되도록 위치되며, 상기 보조저항과 상기 송신 및 수신 라인의 전기적 접속을 제어하기 위한스위치들구비하는것을특징으로 하는인터페이스 시스템. [청구항 25] 외부 시스템으로부터 데이터들을 공급받는 타이밍 제어부와 상기 타이밍 제어부로부터 공급되는 데이터들을 이용하여 데이터신호들을 생성하고, 생성된 데이터신호들을 데이터선들로 공급하기 위한 데이터 구동부와 주사선들로 주사신호를 순차적으로 공급하기 위한 주사 구동부와 상기 주사선들 및 데이터선들의 교차부에 위치되며, 상기 데이터신호에 대응되는 휘도의 빛을 생성하기 위한 화소들과 상기 외부 시스템과 상기 타이밍 제어부 사이에 데이터를 전송하기 위한 인터페이스 시스템을 구비하며 상기 인터페이스 시스템은 다수의 비트를 가지는 제 1데이터 및 제 2데이터를 공급받고, 공급받은 제 1데이터 및 제 2데이터의 비트를 순차적으로 출력하기 위한 직렬 변환부와 상기 직렬 변환부로부터 공급되는 2비트에 대응하여 4가지 전압레벨을 생성하기 위한 송신회로와 상기 송신회로부터 공급되는 상기 전압레벨을 이용하여 상기 2비트를 복원하기 위한 수신회로와 상기 수신회로로부터 공급되는 2비트를 순차적으로 저장하면서 상기 제 1데이터 및 제 2데이터를 복원하기 위한 직병렬 변환부를 구비하며 상기 송신회로는 상기 2비트를 3비트로 변환하기 위한 디코더와, 상기 3비트에 대응하여 전류들의 전류 흐름을 제어하기 위한 구동부와, 상기 구동부로부터 공급되는 상기 전류들의 전류 흐름에 대응하여 전압이 인가되는 송신저항을 구비하는 것을 특징으로 하는 평판 표시장치 [청구항 27] 제 25항에 있어서,상기 디코더는 "00"의 2비트가 입력될 때 "000"의 3비트 생성, "01"의 2비트가 입력될 때 "001"의 3비트 생성, "10"의 2비트가 입력될 때 "011"의 3비트 생성, "11"의 2비트가 입력될 때 "111"의3비트생성하는것을특징으로 하는평판 표시장치. [청구항 28] 제 27항에 있어서,상기 구동부는 상기 3비트의 서로 다른 비트를 입력받고, 입력받은 비트에 대응하여 상기 전류의 흐름을 제어하기 위한3개의구동회로들구비하는것을특징으로 하는평판 표시장치. [청구항 29] 제 28항에 있어서,상기 구동회로들각각은제 1전압과 접속되며 제 1전압으로부터 일정전류가 흐르도록 채널폭이 제어되는 제 1트랜지스터와,제 2전압과 접속되며 상기 일정전류가 흐르도록 채널폭이 제어되는 제 2트랜지스터와,상기 제 1트랜지스터 및 제 2트랜지스터 사이에 위치되는 제 3트랜지스터 및 제 4트랜지스터와,상기 제 3트랜지스터 및 제 4트랜지스터와 병렬로 접속되는제5트랜지스터및제6트랜지스터구비하는것을특징으로 하는평판 표시장치. [청구항 30] 제 29항에 있어서,상기 제 1전압은 상기 제 2전압 보다 높은전압값설정되는것을특징으로 하는평판 표시장치. [청구항 31] 제 29항에 있어서,상기 제 3트랜지스터 및 제 4트랜지스터는 상기 3비트 중 특정비트에 의하여 턴-온 및 턴-오프가 제어되고, 상기 제 5트랜지스터 및 제 6트랜지스터는 상기 특정 비트의 반전 비트에 의하여 턴-온 및 턴-오프제어되는것을특징으로 하는평판 표시장치. [청구항 32] 제 31항에 있어서,상기 제 3트랜지스터 및 제 5트랜지스터는 피모스(pmos)로 형성되고, 제 4트랜지스터 및 제 6트랜지스터는엔모스형성되는것을특징으로 하는평판 표시장치. [청구항 33] 제 32항에 있어서,상기 구동회로들은 상기 3비트에 대응하여 송신 및 수신 라인 사이에 위치되는 상기 송신저항으로 흐르는전류의방향제어하는것을특징으로 하는평판 표시장치. [청구항 34] 제 33항에 있어서,상기 수신회로는상기 송신 및 수신 라인 사이에 위치되어 상기 송신저항에 인가되는 전압을 공급받는 수신저항과;상기 수신저항의 양측단에 인가되는 전압을 증폭하기 위한 앰프들과;상기 앰프들 각각에 설치되며, 상기 앰프로부터 공급되는 전압을 비교하기 비교부들과;상기 비교부들로부터 공급되는 비트를 이용하여 상기 2비트를 복원하기 위한엔코더구비하는것을특징으로 하는평판 표시장치. [청구항 35] 제 34항에 있어서,상기 앰프들은상기 수신저항의 일측단의 전압을 상기 수신저항의 다른측단의 전압보다 상대적으로 높게 증폭하기 위한 제 1앰프와,상기 일측단의 전압 및 다른측단의 전압을 동일하게 증폭하기 위한 제 2앰프와,상기 다른측단의 전압을 상기 일측단의 전압보다 상대적으로 높게 증폭하기 위한제3앰프구비하는것을특징으로 하는평판 표시장치. [청구항 36] 제 35항에 있어서,상기 제 1앰프는 상기 2비트 중 "10" 비트에 대응하는 전압이 상기 수신저항에 인가되었을 때 상기 일측단의 전압이 상기 다른측단의 전압보다 높은전압값증폭하는것을특징으로 하는평판 표시장치. [청구항 37] 제 35항에 있어서,상기 제 3앰프는 상기 2비트 중 "01" 비트에 대응하는 전압이 상기 수신저항에 인가되었을 때 상기 다른측단의 전압이 상기 일측단의 전압보다 높은전압값증폭하는것을특징으로 하는평판 표시장치. [청구항 38] 제 35항에 있어서,상기 비교부들각각은 상기 앰프들 각각으로부터 공급되는 전압 중 상기 일측단의 전압이 상기 다른측단보다 높을 때 "0"의 비트를 생성하고, 그 외의 경우에 "1"의비트생성하는것을특징으로 하는평판 표시장치. [청구항 39] 제 34항에 있어서,상기 엔코더들은 비교부들로부터 "000"의 3비트가 입력될 때 "00"의 2비트 생성, "001"의 3비트가 입력될 때 "01"의 2비트 생성, "011"의 3비트가 입력될 때 "10"의 2비트 생성, "111"의 3비트가 입력될 때 "11"의2비트생성하는것을특징으로 하는평판 표시장치. [청구항 40] 제 34항에 있어서,상기 송신저항 및 수신저항 중 적어도 하나는상기 송신 및 수신 라인 사이에 위치되는 메인저항과,상기 메인 저항과 병렬로 접속되는 다수의 보조저항들과,상기 보조저항들 각각과 접속되도록 위치되며, 상기 보조저항과 상기 송신 및 수신 라인의 전기적 접속을 제어하기 위한스위치들구비하는것을특징으로 하는평판 표시장치.