반도체 장치 및 그 제조 방법 document_id 1020070041219

[청구항 2] 제1항에 있어서,상기 헤테로 반도체 영역 내의 상기 게이트 전극 대면부와 상기 컨택트부 사이에 끼워진 영역의 적어도 일부의 영역이, 상기 컨택트부와 동일한 도전형으로 이루어지고, 또한, 상기 헤테로 반도체 영역 내의 상기 게이트 전극 대면부의 불순물 밀도보다도 높은 도전부를형성하고있는것을특징으로 하는반도체 장치. [청구항 3] 제2항에 있어서,상기 헤테로 반도체 영역 내의 상기 도전부가, 상기 컨택트부로부터 상기 게이트 전극의 단부의 바로 아래에 위치하는 영역에 걸쳐서형성되어있는것을특징으로 하는반도체 장치. [청구항 4] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 소스 전극과 접하는 상기 컨택트부의 적어도 일부의 영역이, 상기 반도체 기체의 상기 제1 주면과는 평행하지 않은 면에서상기소스전극있는것을특징으로 하는반도체 장치. [청구항 5] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 컨택트부의 하층에 위치하는 상기 헤테로 반도체 영역 내의 상기 반도체 기체와 접하는 영역의 적어도 일부의 영역이, 상기 반도체 기체의 도전형과는 다른도전형이루어지는것을특징으로 하는반도체 장치. [청구항 6] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 컨택트부의 하층에 위치하는 상기 헤테로 반도체 영역 내의 적어도 일부의 영역에서 그 하층으로부터 상기 반도체 기체와 접할 때까지의 영역의 적어도 일부의 영역에, 도전형 및 불순물 밀도 중 적어도 하나가 인접하는 영역마다 서로 다른 불순물을 도입한복수의영역형성되어있는것을특징으로 하는반도체 장치. [청구항 7] 제5항에 있어서,상기 헤테로 반도체 영역 내의 상기 컨택트부의 하층에 위치하고, 상기 반도체 기체와 접하는 상기 영역의 적어도 일부의 영역이,상기소스전극있는것을특징으로 하는반도체 장치. [청구항 8] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 반도체 기체의 상기 제1 주면측의 일부에, 상기 반도체 기체와 상기 헤테로 반도체 영역의 접합부에 인가되는 상기 드레인 전극의 드레인 전계를 완화하는전계 완화영역형성되어있는것을특징으로 하는반도체 장치. [청구항 9] 제8항에 있어서,상기 전계 완화 영역이, 상기 반도체 기체와는 다른 도전형의 반도체, 고저항체, 혹은, 절연체 중 어느하나형성되어있는것을특징으로 하는반도체 장치. [청구항 10] 제8항에 있어서,상기 전계 완화 영역이, 상기 반도체 기체의 상기 제1 주면측의, 상기 헤테로 반도체 영역과 접하는 영역의 일부 및 상기 게이트 전극과 상기 게이트 절연막을 개재하여 대면하는영역의일부중적어도하나형성되어있는것을특징으로 하는반도체 장치. [청구항 11] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 반도체 기체의 상기 제1 주면측의 일부에, 상기 반도체 기체의 불순물 밀도보다도 높은 불순물 밀도를 갖는도전영역형성되어있는것을특징으로 하는반도체 장치. [청구항 12] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 게이트 전극이, 상기 반도체 기체의 도전형과는 다른도전형이루어지는것을특징으로 하는반도체 장치. [청구항 13] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 반도체 기체의 상기 제1 주면에 홈을 파고, 상기 홈 내에 상기 게이트 절연막을 개재하여상기게이트 전극배치하고있는것을특징으로 하는반도체 장치. [청구항 14] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 반도체 기체의 재료가, 탄화규소, 질화 갈륨, 혹은,다이아몬드중하나로이루어지는것을특징으로 하는반도체 장치. [청구항 15] 제1항 내지 제3항 중 어느 한 항에 있어서,상기 헤테로 반도체 영역의 재료가, 단결정 실리콘, 다결정 실리콘, 아몰퍼스 실리콘, 게르마늄, 실리콘 게르마늄, 혹은,갈륨비소중하나로이루어지는것을특징으로 하는반도체 장치.