가공데이터 · 특허 지식베이스

클록-데이터 복원 회로, 이를 포함하는 멀티-포트 수신기및 클록-데이터 복원 방법 document_id 1020070047748

출원번호
1020070047748
분류
전기(H섹션)
문맥 (context)
[청구항 1] 각각의 디지털 제어 코드들에 기초하여 각각의 샘플링 클록들을 발생하고, 상기 샘플링 클록들에 기초하여 입력 데이터 신호들을 각각 샘플링하여 출력 데이터 신호들 및 위상 검출 신호들을 발생하는 복수의 입력 포트들; 및 파워-업시 트레이닝 모드에서 상기 입력 포트들로부터 수신된 위상 검출 신호들에 기초하여 상기 디지털 제어 코드들을 발생하는 코드 발생 회로를 포함하는 클록-데이터 복원 회로 [청구항 2] 제 1 항에 있어서,상기 코드 발생 회로는, 공유된 차지 펌프, 루프 필터 및 아날로그-디지털 컨버터를 포함하여상기디지털제어코드들을순차적발생하는것을특징으로 하는클록-데이터 복원 회로. [청구항 3] 제 2 항에 있어서,상기 코드 발생 회로는,상기 순차적으로 발생된 디지털 제어 코드들의 저장 수단을 구비하고, 상기 저장된디지털제어코드들을상기입력포트들각각출력하는것을특징으로 하는클록-데이터 복원 회로. [청구항 4] 제 3 항에 있어서,상기 코드 발생 회로는,전력 절감을 위한 스탠바이 모드에서, 상기 저장된 디지털 제어 코드들을 유지하기 위한 전원 전압을 상기 저장 수단에 공급하고 상기 공유된 차지 펌프, 루프 필터 및 아날로그-디지털 컨버터는모두비활성화하는것을특징으로 하는클록-데이터 복원 회로. [청구항 5] 제 3 항에 있어서,상기 코드 발생 회로는,액티브 모드 중에 주기적으로 상기 트레이닝 모드를 실행하여 상기 저장 수단에 저장된디지털제어 코드갱신하는것을특징으로 하는클록-데이터 복원 회로. [청구항 6] 제 1 항에 있어서,상기 코드 발생 회로는,포트 선택 신호에 응답하여 상기 위상 검출 신호들을 순차적으로 선택하여 출력하는 다중화기;상기 다중화기의 출력 신호에 응답하여 각각의 제어 전압들을 발생하는 차지 펌프 및 루프 필터;상기 각각의 제어 전압들을 상기 각각의 디지털 제어 코드로 변환하는 아날로그-디지털 컨버터; 및상기 포트 선택 신호에 응답하여 복수의 출력 라인들을 순차적으로 선택하여 상기 아날로그-디지털 컨버터로부터 순차적으로 입력되는 상기 각각의 디지털 제어 코드들을 순차적으로 출력하는역다중화기포함하는것을특징으로 하는클록-데이터 복원 회로. [청구항 7] 제 6 항에 있어서,상기 코드 발생 회로는,상기 포트 선택 신호에 응답하여 상기 역다중화기로부터 순차적으로 출력되는 디지털 제어 코드들을 저장하고, 상기 저장된 디지털 제어 코드들을 상기 입력 포트들로 각각 출력하는레지스터 어레이더포함하는것을특징으로 하는클록-데이터 복원 회로. [청구항 8] 제 1 항에 있어서,상기 입력 포트들의 각각은,다중-위상 클록 및 상기 각각의 디지털 제어 코드에 응답하여, 상기 각각의 디지털 제어 코드에 따라 스큐가 제거된 상기 각각의 샘플링 클록을 발생하는 로컬 위상 정렬기; 및상기 샘플링 클록에 응답하여 상기 각각의 입력 데이터 신호를 샘플링하여 상기 각각의 출력 데이터 신호를 발생하는샘플러포함하는것을특징으로 하는클록-데이터 복원 회로. [청구항 9] 제 8 항에 있어서,상기 입력 포트들의 각각은,상기 각각의 출력 데이터 신호 및 상기 각각의 샘플링 클록의 위상에 기초하여 상기 각각의 위상 검출 신호를 발생하는위상검출기더포함하는것을특징으로 하는클록-데이터 복원 회로. [청구항 10] 제 9 항에 있어서,상기 위상 검출기는,상기 트레이닝 모드에서만활성화되는것을특징으로 하는클록-데이터 복원 회로. [청구항 13] 입력 데이터 신호들을 수신하기 위한 복수의 입력 핀들 각각의 디지털 제어 코드들에 기초하여 각각의 샘플링 클록들을 발생하고, 상기 샘플링 클록들에 기초하여 상기 수신된 입력 데이터 신호들을 각각 샘플링하여 출력 데이터 신호들 및 위상 검출 신호들을 발생하는 복수의 입력 포트들 파워-업시 트레이닝 모드에서 상기 입력 포트들로부터 수신된 위상 검출 신호들에 기초하여 상기 디지털 제어 코드들을 발생하는 코드 발생 회로; 및 모드 신호에 응답하여 상기 코드 발생 회로의 동작을 제어하기 위한 제어 신호를 발생하는 제어 회로를 포함하는 멀티-포트 수신기 [청구항 14] 제 13 항에 있어서,송신기와 공통된 기준 클록에 기초하여 다중-위상 클록을 발생하고, 상기 다중-위상 클록을 상기 복수의 입력 포트들로 제공하는위상 고정 루프더포함하는것을특징으로 하는멀티-포트 수신기. [청구항 15] 제 13 항에 있어서,상기 입력 데이터 신호들 중 하나에 기초하여 기준 클록을 복원하고, 상기 복원된 기준 클록에 기초하여 다중-위상 클록을 발생하고, 상기 다중-위상 클록을 상기 복수의 입력 포트들로 제공하는클록 복원 회로더포함하는것을특징으로 하는멀티-포트 수신기.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
클록-데이터 복원 회로에서 스탠바이 모드 시 전력 절감을 위해 코드 발생 회로가 수행하는 동작은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    클록-데이터 복원 회로의 코드 발생 회로가 스탠바이 모드에서 전력 절감을 위해 수행하는 구체적인 동작을 찾는다.

  2. 2정보 추출information_extraction

    청구항 4에서 스탠바이 모드 시 코드 발생 회로의 동작에 관한 내용을 추출한다.

    • 전력 절감을 위한 스탠바이 모드에서, 상기 저장된 디지털 제어 코드들을 유지하기 위한 전원 전압을 상기 저장 수단에 공급하고 상기 공유된 차지 펌프, 루프 필터 및 아날로그-디지털 컨버터는모두비활성화하는것
  3. 3근거 선택evidence_selection

    질문에 직접적으로 대응하는 동작인 '저장된 디지털 제어 코드 유지를 위한 전원 공급'과 '공유 구성 요소의 비활성화'를 선택한다.

    • 상기 저장된 디지털 제어 코드들을 유지하기 위한 전원 전압을 상기 저장 수단에 공급하고 상기 공유된 차지 펌프, 루프 필터 및 아날로그-디지털 컨버터는모두비활성화하는것
  4. 4논리 통합logical_integration

    스탠바이 모드에서는 저장된 코드를 유지하기 위해 최소한의 전원만 공급하고, 전력 소모가 큰 공유 회로(차지 펌프, 루프 필터, ADC)는 비활성화한다는 논리를 결합한다.

    • 상기 저장된 디지털 제어 코드들을 유지하기 위한 전원 전압을 상기 저장 수단에 공급하고 상기 공유된 차지 펌프, 루프 필터 및 아날로그-디지털 컨버터는모두비활성화하는것
  5. 5결론 도출conclusion_formulation

    코드 발생 회로는 저장된 디지털 제어 코드 유지를 위한 전원 전압을 저장 수단에 공급하고, 공유된 차지 펌프, 루프 필터 및 아날로그-디지털 컨버터를 비활성화한다.

    • 상기 저장된 디지털 제어 코드들을 유지하기 위한 전원 전압을 상기 저장 수단에 공급하고 상기 공유된 차지 펌프, 루프 필터 및 아날로그-디지털 컨버터는모두비활성화하는것
  6. 6답변 생성answer_generation

    추출된 문구를 바탕으로 질문에 대한 최종 답변을 작성한다.

    • 상기 저장된 디지털 제어 코드들을 유지하기 위한 전원 전압을 상기 저장 수단에 공급하고 상기 공유된 차지 펌프, 루프 필터 및 아날로그-디지털 컨버터는모두비활성화하는것
최종 답변 (final_answer)
상기 저장된 디지털 제어 코드들을 유지하기 위한 전원 전압을 상기 저장 수단에 공급하고 상기 공유된 차지 펌프, 루프 필터 및 아날로그-디지털 컨버터는 모두 비활성화하는 것
핵심 해석 (core_interpretation)
스탠바이 모드에서 코드 발생 회로는 저장된 디지털 제어 코드를 유지하기 위한 최소 전력만 공급하고, 주요 공유 회로들을 비활성화함으로써 전력 소모를 최소화한다.