문맥 (context)
[청구항 1]
입력된 신호를 증폭시키는 전력증폭베어칩
상기 전력증폭베어칩이 실장되며, 상기 전력증폭베어칩의 출력 단자 주위에 배치되어 고조파의 공진모드 발생을 억제하는 적어도 하나의 제1비아홀이 형성된 기판
을 포함하 며,
상기 제1비아홀은 상기 기판에서 전파될 수 있는 상기 전력증폭베어칩의 신호처리 주파수 대역의 고조파의 최대 진폭크기에 해당되는 위치에 형성된 통신모듈
[청구항 3]
제1항에 있어서,상기제1비아홀은 상기 기판의 그라운드 영역 내형성된통신모듈.
[청구항 4]
제1항에 있어서,상기 전력증폭베어칩의 로드 라인 주위에 형성된 적어도 하나의 제2비아홀포함하는통신모듈.
[청구항 5]
제4항에 있어서,상기제2비아홀은 상기 기판에서 전파될 수 있는 상기 전력증폭베어칩의 신호처리 주파수 대역의 고조파의 최대 진폭크기에 해당되는 위치형성된통신모듈.
[청구항 6]
제1항에 있어서,상기 기판에 형성된 다수의 패드라인;상기 패드라인과 상기 전력증폭베어칩을 연결하는 도전부포함하는통신모듈.
[청구항 7]
제1항에 있어서,상기 기판은 다수의 층으로 형성되며, 상기 전력증폭베어칩은 상기 기판의 탑층인 제1층실장된통신모듈.
[청구항 8]
제6항에 있어서,상기 전력증폭베어칩, 상기 패드라인, 상기 도전부를 몰딩하는 몰딩부포함하는통신모듈.
[청구항 9]
제1항에 있어서,상기 전력증폭베어칩으로부터 제공되는 신호를 입력 받는 듀플렉서와, 상기 듀플렉서로부터 제공되는 신호를 출력하는 안테나포함하는통신모듈.
[청구항 10]
제1항에 있어서,상기 전력증폭베어칩은 제1밴드대역 신호를 증폭시키는 제1전력증폭베어칩과 제2밴드대역 신호를 증폭시키는 제2전력증폭베어칩포함하는통신모듈.
[청구항 11]
제1항에 있어서,디지털 신호를 출력하는 베이스밴드칩과, 상기 베이스밴드칩에서 출력된 신호를 입력 받아 rf신호를 생성하여 상기 전력증폭베어칩으로 전송하는 트랜시버칩포함하는통신모듈.
[청구항 12]
제1항에 있어서,상기 기판은 다수의 층으로 형성되며, 상기 전력증폭베어칩의 구동을 위한 매칭 라인(matching line)과 캐패시터가 상기 기판의 탑층과 내층형성된통신모듈.
[청구항 13]
전력증폭칩, 필터칩을 포함하는 전자소자가 실장되고, 고조파의 공진모드 발생을 억제하는 적어도 하나의 비아홀이 형성된 기판에 있어서,
상기 비아홀은 상기 기판에서 전파될 수 있는 고조파의 최대 진폭크기에 해당되는 위치에 형성된 통신모듈
[청구항 14]
제13항에 있어서,상기 비아홀은 상기 기판의 세로, 가로 방향 중 적어도 하나의 방향으로 상기 고조파의 최대 진폭크기에 해당되는 위치형성된통신모듈.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
통신모듈에서 고조파의 공진모드 발생을 억제하기 위해 형성되는 제1비아홀은 기판 내에서 어떤 위치에 형성되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation고조파 공진모드 억제를 위한 제1비아홀의 기판 내 형성 위치를 찾는 것이다.
-
2정보 추출
information_extraction청구항 1에서 제1비아홀의 기능과 위치에 관한 정보를 추출한다.
- 상기 전력증폭베어칩의 출력 단자 주위에 배치되어 고조파의 공진모드 발생을 억제하는 적어도 하나의 제1비아홀이 형성된 기판
-
3근거 선택
evidence_selection제1비아홀이 형성되는 구체적인 위치를 명시한 구절을 선택한다.
- 상기 전력증폭베어칩의 출력 단자 주위에 배치되어
-
4논리 통합
logical_integration제1비아홀은 전력증폭베어칩의 출력 단자 주위에 배치되어 고조파 공진을 억제한다는 인과관계를 파악한다.
- 상기 전력증폭베어칩의 출력 단자 주위에 배치되어 고조파의 공진모드 발생을 억제하는
-
5결론 도출
conclusion_formulation제1비아홀은 전력증폭베어칩의 출력 단자 주위에 형성된다.
- 상기 전력증폭베어칩의 출력 단자 주위에 배치되어
-
6답변 생성
answer_generation질문에 대한 직접적인 답변을 추출형 형식으로 작성한다.
- 상기 전력증폭베어칩의 출력 단자 주위
최종 답변 (final_answer)
상기 전력증폭베어칩의 출력 단자 주위
핵심 해석 (core_interpretation)
전력증폭베어칩의 출력 단자 주위에 제1비아홀을 배치함으로써, 기판 내에서 발생할 수 있는 고조파의 공진모드를 억제하는 기술이다.