문맥 (context)
[청구항 2]
제 1 항에 있어서,상기 조절된 터널 유전막 스택은 산화막-질화막-산화막(o2-n1-o1) 스택포함하는집적 회로 소자.
[청구항 3]
제 2 항에 있어서,상기o2-n1-o1 스택은 실질적으로 박막형 산화막 및 질화막 층들포함하는집적 회로 소자.
[청구항 5]
제 4 항에 있어서,상기 조절된 터널 유전막 스택은 산화막-질화막-산화막(o2-n1-o1) 스택포함하는집적 회로 소자.
[청구항 6]
제 5 항에 있어서,상기o2-n1-o1 스택은 실질적으로 산화막 및 질화막 박막층들포함하는집적 회로 소자.
[청구항 8]
제 7 항에 있어서,상기 복수의 서브-게이트 라인들은,프로그래밍동안소오스측주입위해사용되는sg-and 어레이 아키택쳐.
[청구항 9]
제 7 항에 있어서,상기 홀수의 서브-게이트 라인들은 전기적으로 공통연결되는sg-and 어레이 아키택쳐.
[청구항 10]
제 7 항에 있어서,상기 짝수의 서브-게이트 라인들은 전기적으로 공통연결되는sg-and 어레이 아키택쳐.
[청구항 12]
제 11 항에 있어서,상기 복수의 서브-게이트 라인들이 오프 상태일 때, 상기 복수의 서브-게이트 라인들은프로그래밍동안소오스측주입위해사용되는sgib-and 어레이 아키택쳐.
[청구항 13]
제 11 항에 있어서,상기 복수의 서브-게이트 라인들이 온 상태일 때, 상기 복수의 서브-게이트 라인들 각각은 각 금속 비트라인들에 연결되기 위한 반전층들기능하는sgib-and 어레이 아키택쳐.
[청구항 14]
제 11 항에 있어서,상기 복수의 서브-게이트 라인들은 n 번째 서브-게이트 라인들마다 전기적으로 공통연결되는sgib-and 어레이 아키택쳐.
[청구항 15]
제 11 항에 있어서,상기 복수의 서브-게이트 라인들은 4 번째 서브-게이트 라인들마다 전기적으로 공통연결되는sgib-and 어레이 아키택쳐.
[청구항 17]
제 16 항에 있어서,상기 서브-게이트의 하부에 배치되고 상기 스페이서 산화막의 제 1 측벽에 수평으로 연장되는 게이트 산화막더 포함하는메모리 셀 구조.
[청구항 18]
제 17 항에 있어서,상기 제어 게이트와 상기 제 2 산화막층(o2) 사이에 배치된 제 2 질화막층(n2)를 더 포함하며,상기 제 2 질화막층 (n2)은 상기 스페이서 산화막의 상기 제 2 측벽에 수평으로 연장되며, 전하 저장층기능하는메모리 셀 구조.
[청구항 19]
제 18 항에 있어서,상기 제어 게이트와 상기 제 2 질화막층(n2) 사이에 배치된 제 3 산화물층(o3)를 더 포함하며,상기 제 3 산화물층(o3)은 상기 스페이서 산화막의 상기 제 2 측벽에 수평으로 연장되고, 블로킹 산화막기능하는메모리 셀 구조.
[청구항 20]
제 19 항에 있어서,상기o1-n1-o2 스택은 실질적으로 산화막 및 질화막 박막들포함하는메모리 셀 구조.
지시문 (instruction)
본문에서 필요한 정보를 찾아 질문에 답변하라.
질문 (question)
sgib-and 어레이 아키텍쳐에서 복수의 서브-게이트 라인들이 온(on) 상태일 때, 각 서브-게이트 라인이 수행하는 기능은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretationsgib-and 어레이 아키텍쳐에서 복수의 서브-게이트 라인이 온(on) 상태일 때 수행하는 기능을 찾는 것이다.
-
2정보 추출
information_extraction청구항 13에서 서브-게이트 라인들이 온 상태일 때의 동작에 관한 기술 내용을 추출한다.
- 상기 복수의 서브-게이트 라인들이 온 상태일 때, 상기 복수의 서브-게이트 라인들 각각은 각 금속 비트라인들에 연결되기 위한 반전층들기능하는sgib-and 어레이 아키택쳐
-
3근거 선택
evidence_selection질문에 직접적으로 대응하는 '온 상태'와 '기능'에 관한 구절을 선택한다.
- 상기 복수의 서브-게이트 라인들 각각은 각 금속 비트라인들에 연결되기 위한 반전층들기능하는
-
4논리 통합
logical_integration서브-게이트 라인이 온 상태가 되면, 각 라인은 금속 비트라인에 연결되기 위한 반전층으로서의 기능을 수행함을 파악한다.
- 상기 복수의 서브-게이트 라인들 각각은 각 금속 비트라인들에 연결되기 위한 반전층들기능하는
-
5결론 도출
conclusion_formulation추출된 정보를 바탕으로 각 서브-게이트 라인의 기능을 정의한다.
-
6답변 생성
answer_generation질문에 대한 답변을 추출된 문구 그대로 작성한다.
최종 답변 (final_answer)
각 금속 비트라인들과 연결을 매개하는 반전층의 기능을 한다.
핵심 해석 (core_interpretation)
sgib-and 어레이 아키텍쳐에서 서브-게이트 라인이 온 상태일 때, 해당 라인들은 금속 비트라인과 연결을 매개하는 반전층(inversion layer) 역할을 수행한다.