전원 제어 장치 및 이를 포함하는 ＤＬＬ 회로 document_id 1020070063069

[청구항 1] 기준 클럭을 입력 받아 dll(delay locked loop) 회로의 피드백 루프를 주기적으로 활성화 시키기 위한 체크 신호를 생성하는 체크 수단 상기 기준 클럭과 피드백 클럭의 위상차를 판별하여 위상차 감지 신호를 생성하는 위상 판별 수단; 및 고정 완료 신호, 상기 체크 신호 및 상기 위상차 감지 신호에 응답하여 전원 차단 신호를 생성하는 신호 조합 수단 을 포함하는 것을 특징으로 하는 전원 제어 장치 [청구항 2] 제 1 항에 있어서,상기 체크 수단은 상기 dll 회로의 동작 주기에 해당하는 시간만큼 반복적으로상기체크신호를인블시키는것을특징으로 하는전원 제어 장치. [청구항 3] 제 1 항 또는 제 2 항에 있어서,상기 체크 수단은,상기 기준 클럭을 소정 비율로 분주한 뒤 펄스 형태를 갖는 제어 펄스 신호를 생성하는 제어 펄스 생성부; 및상기 제어 펄스 신호, 리셋 신호 및 제 1 펄스 신호에 응답하여 외부 공급전원을 쉬프팅하여 상기 체크 신호를 생성하는쉬프트레지스터포함하는것을특징으로 하는전원 제어 장치. [청구항 4] 제 3 항에 있어서,상기 제어 펄스 신호는 상기 dll 회로의 매 동작 주기마다 한 번씩 토글하는 형태로 구현되며, 상기 제 1 펄스 신호는 상기 제어 펄스 신호의 토글 타이밍보다 빠른토글타이밍갖는것을특징으로 하는전원 제어 장치. [청구항 5] 제 3 항에 있어서,상기 쉬프트 레지스터는,쉬프트 신호, 상기 제 1 펄스 신호 및 상기 리셋 신호를 입력 받아 초기화 신호를 생성하는 초기화부; 및상기 초기화 신호에 의해 초기화되고 상기 제어 펄스 신호의 제어에 따라 상기 외부 공급전원을 쉬프팅하여 상기 쉬프트 신호 및 상기 체크 신호를 생성하는쉬프팅부포함하는것을특징으로 하는전원 제어 장치. [청구항 6] 제 5 항에 있어서,상기 초기화부는 상기 체크 신호가 인에이블 된 상태에서 상기 제 1 펄스 신호가 토글하면상기초기화 신호를인블시키는것을특징으로 하는전원 제어 장치. [청구항 7] 제 1 항에 있어서,상기 위상 판별 수단은, 상기 기준 클럭과 상기 피드백 클럭의 위상차가 소정 범위를 초과하였는지 판별하여, 상기 소정 범위를 초과하면 상기 위상차 판별 신호를 인에이블 시키고, 상기 소정 범위를 초과하지 않으면상기위상차판별신호를디스에이블시키는것을특징으로 하는전원 제어 장치. [청구항 8] 제 1 항 또는 제 7 항에 있어서,상기 위상 판별 수단은,상기 기준 클럭과 상기 피드백 클럭의 위상차를 판별하여 판별 신호를 생성하는 위상차 판별부; 및제 1 펄스 신호에 응답하여 상기 판별 신호를 래치 및 반전시켜 상기 위상차 판별 신호를 생성하는래치부포함하는것을특징으로 하는전원 제어 장치. [청구항 9] 제 8 항에 있어서,상기 위상차 판별부는,상기 피드백 클럭의 위상이 상기 기준 클럭의 위상에 제 1 시간 이상 앞서는지를 감지하여 제 1 감지 신호를 생성하는 제 1 감지부;상기 기준 클럭의 위상이 상기 피드백 클럭의 위상에 제 2 시간 이상 앞서는지를 감지하여 제 2 감지 신호를 생성하는 제 2 감지부; 및상기 제 1 감지 신호 및 상기 제 2 감지 신호를 조합하여 상기 판별 신호를 생성하는조합부포함하는것을특징으로 하는전원 제어 장치. [청구항 10] 제 1 항에 있어서,상기 신호 조합 수단은, 상기 고정 완료 신호가 디스에이블 되거나 상기 위상차 판별 신호 또는 상기 체크 신호가 인에이블 되면 상기 전원 차단 신호를 디스에이블 시키고, 상기 고정 완료 신호가 인에이블 되고 상기 위상차 판별 신호와 상기 체크 신호가 디스에이블 되면상기전원차단신호를인블시키는것을특징으로 하는전원 제어 장치. [청구항 11] 제 10 항에 있어서,상기 신호 조합 수단은,상기 고정 완료 신호, 상기 위상차 판별 신호 및 상기 체크 신호를 조합하여 조합 신호를 생성하는 제 1 조합부;제 1 펄스 신호에 응답하여 상기 조합 신호를 래치하여 래치 신호를 출력하는 래치부; 및상기 조합 신호와 상기 래치 신호를 조합하여 상기 전원 차단 신호를 출력하는제2조합부포함하는것을특징으로 하는전원 제어 장치. [청구항 17] 고정 완료 신호, 펄스 신호, 기준 클럭 및 피드백 클럭에 응답하여 전원 차단 신호를 생성하는 전원 제어 장치 상기 전원 차단 신호에 응답하여 상기 펄스 신호를 생성하는 클럭 생성 장치; 및 상기 전원 차단 신호에 응답하여 지연 클럭으로부터 상기 피드백 클럭을 생성하는 지연 보상 장치 를 포함하는 것을 특징으로 하는 dll(delay locked loop) 회로 [청구항 18] 제 17 항에 있어서,상기 전원 제어 장치는, 상기 고정 완료 신호의 디스에이블시에 상기 전원 차단 신호를 디스에이블 시키며, 상기 고정 완료 신호가 인에이블 되면 상기 dll 회로의 동작 주기에 해당하는 시간만큼 반복적으로 상기 전원 차단 신호를 인에이블 시키고, 상기 기준 클럭과 상기 피드백 클럭의 위상차가 소정 범위 이상인 것이 판별되면 상기 전원 차단 신호의 인에이블상태유지시키는것을특징으로 하는dll 회로. [청구항 19] 제 17 항에 있어서,상기 펄스 신호는 제 1 펄스 신호 및 제 2 펄스 신호를 포함하며,상기 전원 제어 장치는,상기 제 1 펄스 신호에 응답하여 상기 기준 클럭을 입력 받아 상기 dll 회로의 동작 주기에 해당하는 시간만큼 반복적으로 인에이블 되는 체크 신호를 생성하는 체크 수단;상기 제 2 펄스 신호에 응답하여 상기 기준 클럭과 상기 피드백 클럭의 위상차를 판별하여 위상차 감지 신호를 생성하는 위상 판별 수단; 및상기 제 1 펄스 신호에 응답하여 고정 완료 신호, 상기 체크 신호 및 상기 위상차 감지 신호에 응답하여 전원 차단 신호를 생성하는신호조합수단포함하는것을특징으로 하는dll 회로. [청구항 20] 제 19 항에 있어서,상기 제 1 펄스 신호는 상기 제 2 펄스 신호가 토글한 이후에 토글 타이밍을 갖는 신호이며, 상기 제 2 펄스 신호는 상기 dll 회로가 고정 완료 여부를 판단한 이후에 토글 타이밍을 갖는신호인것을특징으로 하는dll 회로. [청구항 21] 제 19 항 또는 제 20 항에 있어서,상기 체크 수단은,상기 기준 클럭을 소정 비율로 분주한 뒤 펄스 형태를 갖는 제어 펄스 신호를 생성하는 제어 펄스 생성부; 및상기 제어 펄스 신호, 리셋 신호 및 상기 제 1 펄스 신호에 응답하여 외부 공급전원을 쉬프팅하여 상기 체크 신호를 생성하는쉬프트레지스터포함하는것을특징으로 하는dll 회로. [청구항 22] 제 21 항에 있어서,상기 제어 펄스 신호는 상기 dll 회로의 매 동작 주기마다 한 번씩 토글하는 형태로 구현되며, 상기 제 1 펄스 신호는 상기 제어 펄스 신호의 토글 타이밍보다 빠른토글타이밍갖는것을특징으로 하는dll 회로. [청구항 23] 제 19 항에 있어서,상기 위상 판별 수단은, 상기 기준 클럭과 상기 피드백 클럭의 위상차가 소정 범위를 초과하였는지 판별하여, 상기 소정 범위를 초과하면 상기 위상차 판별 신호를 인에이블 시키고, 상기 소정 범위를 초과하지 않으면상기위상차판별신호를디스에이블시키는것을특징으로 하는dll 회로. [청구항 24] 제 20 항 또는 제 23 항에 있어서,상기 위상 판별 수단은,상기 기준 클럭과 상기 피드백 클럭의 위상차를 판별하여 판별 신호를 생성하는 위상차 판별부; 및상기 제 2 펄스 신호에 응답하여 상기 판별 신호를 래치 및 반전시켜 상기 위상차 판별 신호를 생성하는래치부포함하는것을특징으로 하는dll 회로. [청구항 25] 제 19 항에 있어서,상기 신호 조합 수단은, 상기 고정 완료 신호가 디스에이블 되거나 상기 위상차 판별 신호 또는 상기 체크 신호가 인에이블 되면 상기 전원 차단 신호를 디스에이블 시키고, 상기 고정 완료 신호가 인에이블 되고 상기 위상차 판별 신호와 상기 체크 신호가 디스에이블 되면상기전원차단신호를인블시키는것을특징으로 하는dll 회로. [청구항 26] 제 20 항 또는 제 25 항에 있어서,상기 신호 조합 수단은,상기 고정 완료 신호, 상기 위상차 판별 신호 및 상기 체크 신호를 조합하여 조합 신호를 생성하는 제 1 조합부;제 1 펄스 신호에 응답하여 상기 조합 신호를 래치하여 래치 신호를 출력하는 래치부; 및상기 조합 신호와 상기 래치 신호를 조합하여 상기 전원 차단 신호를 출력하는제2조합부포함하는것을특징으로 하는dll 회로. [청구항 27] 제 17 항에 있어서,상기 클럭 생성 장치는 상기 전원 차단 신호의 디스에이블시에만 상기 기준 클럭으로부터 상기 펄스 신호를 생성하는동작수행하는것을특징으로 하는dll 회로. [청구항 28] 제 17 항에 있어서,상기 지연 보상 장치는 상기 전원 차단 신호의 디스에이블시에만 상기 지연 클럭으로부터 상기 피드백 클럭을 생성하는동작수행하는것을특징으로 하는dll 회로. [청구항 29] 제 17 항에 있어서,지연 제어 신호에 응답하여 상기 기준 클럭을 지연시켜 지연 클럭을 생성하는 지연 장치;상기 기준 클럭과 상기 피드백 클럭의 위상을 비교하여 위상 비교 신호를 생성하는 위상 비교 장치;상기 위상 비교 신호에 응답하여 상기 고정 완료 신호를 생성하는 동작 모드 설정 장치; 및상기 위상 비교 신호 및 상기 고정 완료 신호에 응답하여 상기 지연 제어 신호를 생성하는 지연 제어 장치;를추가포함하는것을특징으로 하는dll 회로.