가공데이터 · 특허 지식베이스

반도체디바이스의 특성과 회로설계에 이용하는시뮬레이션장치, 시뮬레이션방법, 및 반도체장치의제조방법 document_id 1020070073972

출원번호
1020070073972
분류
전기(H섹션)
문맥 (context)
[청구항 1] 절연기판상의 다결정 실리콘층에 소스영역 및 드레인영역을 이격해서 형성하고, 상기 소스영역과 드레인영역 간의 채널영역상에 게이트절연막을 개재해서 게이트전극을 형성한 트랜지스터의 디바이스특성을 시뮬레이트하는 시뮬레이션장치로서, 상기 트랜지스터의 디바이스모델식과 디바이스패러미터의 초기값을 입력하는 입력장치와, 상기 입력장치로부터 입력된 상기 디바이스모델식과 디바이스패러미터의 초기값 및 상기 트랜지스터가 원하는 전압-전류특성을 기억하는 기억장치와, 상기 기억장치에 기억된 디바이스패러미터의 초기값에 기초해서 연산을 행하고, 상기 트랜지스터에서의 다결정 실리콘층의 게이트전극측 표면의 게이트전극단에 인접한 소스영역단의 제1전위(φ s0 ), 상기 다결정 실리콘층의 상기 절연기판측 표면에서의 상기 소스영역단의 제2전위(φ b0 ), 상기 트랜지스터에서의 다결정 실리콘층의 게이트전극측 표면의 게이트전극단에 인접한 드레인영역단의 제3전위(φ sl ), 및 상기 다결정 실리콘층의 상기 절연기판측 표면에서의 상기 드레인영역단의 제4전위(φ bl )를 각각 산출하고, 상기 제1전위(φ s0 ), 제2전위(φ b0 ), 제3전위(φ sl ) 및 제4전위(φ bl )를 상기 기억장치에 기억된 상기 디바이스모델식에 대입해서 드레인전 류(i ds )를 산출하는 연산장치와, 상기 입력장치, 상기 기억장치 및 상기 연산장치를 제어하고, 상기 트랜지스터의 상기 기억장치에 기억된 원하는 전압-전류특성과, 상기 연산장치에 의한 연산의 결과 얻은 드레인전류(i ds )에 기초하는 전압-전류특성을 비교하여 그 결과가 허용오차 이하가 될 때까지 디바이스패러미터를 변경해서 모델패러미터를 얻기 위한 제어를 행하는 제어장치와, 그리고, 상기 제어장치에서의 제어하에, 상기 연산장치에 의한 연산으로 얻어진 모델패러미터를 출력하는 출력장치를 구비하고, 상기 디바이스모델식은 아래 식으로 표시되며, 단, 소스영역단에서의 전하량q i (0)은, 에 의해 얻어지고, 드레인영역단에서의 전하량q i (l)은, 에 의해 얻어지며, 여기에서 w는 트랜지스터의 채널폭, l은 트랜지스터의 채널길이, μ는 캐리어의 이동도, idd는 표면전하 총량, β는 열전압의 역수, c ox 는 게이트산화막 용량, v g '는 게이트-소스간 전압에서 플랫밴드전압을 뺀 전압, q는 단위전하, ε si 는 실리콘의 유전률, n sub 는 기판불순물농도, n ts0 는 소스영역단에서의 트랩된 캐리어밀도, n td0 는 드레인영역단에서의 트랩된 캐리어밀도, 는 기판바이어스효과의 계수이고, 상기 트랜지스터가 형성되는 다결정 실리콘층의 결함준위를 포함해서 모델화한 것인 것을 특징으로 하는 시뮬레이션장치 [청구항 2] 제 1항에 있어서,상기 결함준위의 억셉터준위(nta(e))의 분포는 아래 식으로 표시되며,상기 결함준위의 도너준위((ntd(e))의 분포는 아래 식으로 표시되고,단, 여기서, gc1은 억셉터형 결함농도분포 피크치, e는 에너지, ec는 전도체에너지, e1은 억셉터형 결함농도분포 기울기, gc2는 도너형 결함농도분포 피크치, ev는 가전자대 에너지(valence band energy), e2는 도너형 결함농도분포 기울기, f(e)는페르미분포함수인것을특징으로 하는시뮬레이션장치. [청구항 3] 제 1항에 있어서,상기 원하는 전압-전류특성은 프로토타입 트랜지스터(prototype transistor)를 실측한 전압-전류특성을 상기 입력장치로부터 입력하고, 상기 기억장치에 상기 입력된 실측 전압-전류특성을기억지는것을특징으로 하는시뮬레이션장치. [청구항 4] 제 1항에 있어서,상기 원하는 전압-전류특성은 상기 기억장치에 미리 기억시킨 복수의 전압-전류특성 중에서 상기 입력장치로부터 입력한 디바이스패러미터의 초기값에 기초해서 상기 제어장치에 의해선택되는것을특징으로 하는시뮬레이션장치. [청구항 5] 제 1항에 있어서,상기 기억장치는 상기 제어장치를 제어하기 위한 명령을 기술한 프로그램과, 상기 입력장치로부터 입력된 디바이스패러미터, 회로도 및 회로구동조건을 더 기억하고, 상기 제어장치의 제어에 의해 상기 프로그램에 따라서 상기 디바이스패러미터, 회로도 및 회로구동조건에 기초해서 상기 연산장치에서 연산하고,회로특성을시뮬레이트하는것을특징으로 하는시뮬레이션장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
시뮬레이션장치에서 제어장치가 모델패러미터를 얻기 위해 수행하는 제어 과정은 무엇이며, 이때 비교 대상이 되는 두 가지 요소는 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    시뮬레이션장치의 제어장치가 모델패러미터를 얻기 위해 수행하는 제어 과정과 비교 대상이 되는 두 가지 요소를 파악해야 한다.

  2. 2정보 추출information_extraction

    청구항 1에서 제어장치의 동작을 설명하는 부분을 추출한다.

    • 상기 트랜지스터의 상기 기억장치에 기억된 원하는 전압-전류특성과, 상기 연산장치에 의한 연산의 결과 얻은 드레인전류(i ds )에 기초하는 전압-전류특성을 비교하여 그 결과가 허용오차 이하가 될 때까지 디바이스패러미터를 변경해서 모델패러미터를 얻기 위한 제어를 행하는 제어장치
  3. 3근거 선택evidence_selection

    제어 과정과 비교 대상이 명시된 구절을 선택한다.

    • 원하는 전압-전류특성과, 상기 연산장치에 의한 연산의 결과 얻은 드레인전류(i ds )에 기초하는 전압-전류특성을 비교하여 그 결과가 허용오차 이하가 될 때까지 디바이스패러미터를 변경해서 모델패러미터를 얻기 위한 제어를 행하는
  4. 4논리 통합logical_integration

    제어 과정은 '원하는 특성'과 '연산 결과 특성'을 비교하여 오차가 허용 범위 내에 들어올 때까지 '디바이스패러미터를 변경'하는 과정임을 논리적으로 연결한다.

    • 원하는 전압-전류특성과, 상기 연산장치에 의한 연산의 결과 얻은 드레인전류(i ds )에 기초하는 전압-전류특성을 비교하여 그 결과가 허용오차 이하가 될 때까지 디바이스패러미터를 변경해서
  5. 5결론 도출conclusion_formulation

    제어 과정은 원하는 전압-전류특성과 연산 결과에 기초한 전압-전류특성을 비교하여 허용오차 이하가 될 때까지 디바이스패러미터를 변경하는 것이며, 비교 대상은 '원하는 전압-전류특성'과 '연산 결과에 기초하는 전압-전류특성'이다.

    • 원하는 전압-전류특성과, 상기 연산장치에 의한 연산의 결과 얻은 드레인전류(i ds )에 기초하는 전압-전류특성을 비교하여 그 결과가 허용오차 이하가 될 때까지 디바이스패러미터를 변경해서
  6. 6답변 생성answer_generation

    질문에 맞춰 제어 과정과 비교 대상을 정리하여 최종 답변을 작성한다.

    • 원하는 전압-전류특성과, 상기 연산장치에 의한 연산의 결과 얻은 드레인전류(i ds )에 기초하는 전압-전류특성을 비교하여 그 결과가 허용오차 이하가 될 때까지 디바이스패러미터를 변경해서
최종 답변 (final_answer)
제어장치는 기억장치에 기억된 원하는 전압-전류특성과 연산장치의 연산 결과로 얻은 드레인전류(i ds)에 기초하는 전압-전류특성을 비교하여, 그 결과가 허용오차 이하가 될 때까지 디바이스패러미터를 변경하는 제어 과정을 수행한다. 이때 비교 대상이 되는 두 가지 요소는 '원하는 전압-전류특성'과 '연산 결과(드레인전류)에 기초하는 전압-전류특성'이다.
핵심 해석 (core_interpretation)
본 발명은 트랜지스터의 목표 전압-전류 특성과 시뮬레이션 연산 결과 사이의 오차를 최소화하도록 디바이스 패러미터를 반복적으로 조정함으로써 정확한 모델 패러미터를 추출하는 기술에 관한 것이다.