상 변화 메모리 장치 document_id 1020070090390

[청구항 2] 제 1항에 있어서,상기 센스앰프는 복수개의 글로벌 비트라인에 의해공유되는것을특징으로 하는상 변화 메모리 장치. [청구항 3] 제 1항에 있어서,상기 복수개의 레퍼런스 비트라인과 상기 레퍼런스 글로벌 비트라인 사이에 각각 연결되어 컬럼 선택신호에 의해 제어되는 제 1로컬 컬럼 스위칭 수단; 및 상기 복수개의 비트라인과 상기 글로벌 비트라인 사이에 각각 연결되어 상기 컬럼 선택신호에 의해 제어되는제2로컬컬럼스위칭수단포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 4] 제 3항에 있어서,상기 제 1로컬 컬럼 스위칭 수단과 제 2로컬 컬럼 스위칭 수단은 pmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 5] 제 1항에 있어서,상기 상 변화 저항 셀은 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자; 및 상기 상 변화 저항 소자와 상기 워드라인 사이에 연결된다이오드소자포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 6] 제 1항에 있어서,상기 레퍼런스셀 어레이는 상기 복수개의 레퍼런스 비트라인과 상기 워드라인이 교차하는 영역에 형성된다이오드소자포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 7] 제 6항에 있어서,상기 다이오드 소자는 p형 영역이 상기 복수개의 레퍼런스 비트라인에 각각 연결되고 n형 영역이 상기 워드라인 연결된다이오드인것을특징으로 하는상 변화 메모리 장치. [청구항 8] 제 6항에 있어서,상기 레퍼런스셀 어레이는 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는상변화저항 소자더포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 9] 제 1항에 있어서,상기 복수개의 비트라인에 흐르는 리셋 저항은 레퍼런스 저항보다 크며, 세트 저항은 상기 레퍼런스 저항보다 작은 것특징으로 하는상 변화 메모리 장치. [청구항 10] 제 1항에 있어서,상기 복수개의 비트라인에 흐르는 리셋 전류는 상기 레퍼런스 전류보다 작으며, 세트 전류는 상기 레퍼런스 전류보다 작은 것특징으로 하는상 변화 메모리 장치. [청구항 11] 제 1항에 있어서,비트라인 프리차지 제어신호에 따라 상기 레퍼런스 글로벌 비트라인과 상기 글로벌 비트라인을 프리차지시키는 비트라인 프리차지부;글로벌 컬럼 선택신호에 따라 해당 글로벌 비트라인을 선택하는 글로벌 컬럼 스위칭부;리드 제어신호에 따라 상기 레퍼런스 글로벌 비트라인과 상기 글로벌 비트라인에 비트라인 리드전압을 공급하는 리드전압 제어부;클램프 전압에 따라 상기 비트라인 리드전압을 발생하는 리드전압 발생부; 및 상기 클램프 전압에 따라 상기 레퍼런스 글로벌 비트라인과 상기 센스앰프에 레퍼런스 전압을 공급하는레퍼런스전압발생부더포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 12] 제 11항에 있어서,상기 레퍼런스 글로벌 비트라인과 상기 레퍼런스 전압 발생부 사이에 연결된레퍼런스저항더포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 13] 제 12항에 있어서,상기 레퍼런스 저항은 상기 상 변화 저항 셀의 세트 저항과 리셋 저항을 평균한 값에서 상기 세트 저항을 뺀값정의되는것을특징으로 하는상 변화 메모리 장치. [청구항 14] 제 11항에 있어서,상기 클램프 전압을 생성하여 상기 리드전압 발생부와 상기 레퍼런스 전압 발생부 및 상기 라이트 구동부에 공급하는클램프전압발생부더포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 15] 제 11항에 있어서,상기 비트라인 프리차지부는 전원전압단과 상기 레퍼런스 글로벌 비트라인 및 상기 글로벌 비트라인 사이에 각각 연결되어 상기 비트라인 프리차지 제어신호에 의해 제어되는복수개의풀업스위칭소자포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 16] 제 15항에 있어서,상기 복수개의 풀업 스위칭 소자는 nmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 17] 제 11항에 있어서,상기 비트라인 프리차지부는 비트라인 프리차지 제어신호에 의해 제어되어 프리차지 전압을 선택적으로 공급하는 복수개의 풀업 스위칭 소자; 및 상기 복수개의 풀업 스위칭 소자와 상기 레퍼런스 글로벌 비트라인 및 상기 글로벌 비트라인 사이에 각각 연결되어 상기 클램프 전압에 의해 제어되는복수개의스위칭소자포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 18] 제 17항에 있어서,상기 복수개의 풀업 스위칭 소자는 pmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 19] 제 17항에 있어서,상기 복수개의 스위칭 소자는 nmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 20] 제 11항에 있어서,글로벌 컬럼 스위칭부는 상기 글로벌 비트라인과 상기 센스앰프 사이에 연결되어 상기 글로벌 컬럼 선택신호에 의해 제어되는스위칭트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 21] 제 11항에 있어서,상기 리드전압 제어부는 상기 레퍼런스 글로벌 비트라인과 상기 비트라인 리드전압의 인가단 사이에 연결되어 상기 리드 제어신호에 따라 제어되는 제 1pmos트랜지스터; 및 상기 글로벌 컬럼 스위칭부와 상기 비트라인 리드전압의 인가단 사이에 연결되어 상기 리드 제어신호에 따라 제어되는 제 2pmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 22] 제 11항에 있어서,상기 리드전압 발생부는 전원전압단과 레퍼런스 클램프 전압의 출력단 사이에 연결되어 게이트 단자를 통해 상기 클램프 전압이 인가되는 제 1nmos트랜지스터; 상기 레퍼런스 클램프 전압의 출력단과 접지전압단 사이에 연결되어 게이트 단자가 소스 단자와 공통 연결된 제 2nmos트랜지스터; 및 리드 인에이블 신호에 따라 상기 레퍼런스 클램프 전압을 버퍼링하여 상기 비트라인 리드전압을 발생하는제1증폭기포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 23] 제 22항에 있어서,상기 비트라인 리드전압은 상기 클램프 전압보다 상기 제 1nmos트랜지스터의 문턱전압만큼 작은값설정되는것을특징으로 하는상 변화 메모리 장치. [청구항 24] 제 11항에 있어서,상기 레퍼런스 전압 발생부는 상기 레퍼런스 전압의 로드를 제어하는 로드부;상기 클램프 전압에 따라 상기 레퍼런스 글로벌 비트라인에 흐르는 상기 레퍼런스 전압을 제어하는 바이어스 제어부; 및 상기 로드부와 상기 바이어스 제어부의 출력을 버퍼링하는 버퍼부를포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 25] 제 24항에 있어서,상기 로드부는 고전압단과 상기 바이어스 제어부 사이에 연결되어 게이트 단자를 통해 로드전압이 인가되는 제 3pmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 26] 제 24항에 있어서,상기 로드부는 고전압단과 상기 바이어스 제어부 사이에 연결된로드저항포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 27] 제 25항 또는 제 26항에 있어서,상기 고전압단에 인가되는 전압은 전원전압 보다 높은 전압 레벨을 갖고 비트라인의 센싱 전류를 감지하기 위한전압 레벨설정되는것을특징으로 하는상 변화 메모리 장치. [청구항 28] 제 24항에 있어서,상기 바이어스 제어부는 상기 로드부와 상기 레퍼런스 글로벌 비트라인 사이에 연결되어 게이트 단자를 통해 상기 클램프 전압이 인가되는 제 3nmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 29] 제 24항에 있어서,상기 버퍼부는 상기 로드부와 상기 바이어스 제어부에 연결되어 레퍼런스 전압을 출력하는제2증폭기포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 30] 제 29항에 있어서,상기 제 2증폭기는 포지티브 단자를 통해 상기 로드부와 상기 바이어스 제어부의 출력이 인가되고, 네가티브 단자를 통해 상기 레퍼런스 전압이피드백입력되는것을특징으로 하는상 변화 메모리 장치. [청구항 31] 제 1항에 있어서,상기 센스앰프는 프리차지 인에이블 신호에 따라 프리차지 구간 동안 출력단을 프리차지시키는 이퀄라이징부; 상기 프리차지 인에이블 신호에 따라 양단 노드의 데이터를 래치하는 래치부; 제 1센스앰프 인에이블 신호에 따라 상기 래치부의 활성화를 제어하는 활성화 제어부; 상기 셀 데이터 전류에 대응한 센스앰프 입력신호와 상기 레퍼런스 전류에 따라 상기 출력단의 전압을 증폭하는 증폭부; 및 제 2센스앰프 인에이블 신호에 따라 상기 증폭부의 활성화를 제어하는증폭활성화 제어부포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 32] 제 31항에 있어서,상기 이퀄라이징부는 상기 프리차지 인에이블 신호의 활성화시 상기 양단노드를 프리차지시키는 제 4nmos트랜지스터; 및 상기 프리차지 인에이블 신호의 비활성화시 상기 양단노드에 풀업 전압을 공급하는 제 4,5pmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 33] 제 32항에 있어서,상기 이퀄라이징부는 상기 제 2센스앰프 인이에블 신호의 활성화시 상기 제 4,5pmos트랜지스터의 턴온 동작에 따라 상기 양단노드에1차증폭전류공급하는것을특징으로 하는상 변화 메모리 장치. [청구항 34] 제 31항에 있어서,상기 래치부는 상기 출력단에 크로스 커플드 연결된 제 5,6nmos트랜지스터 및 제 6,7pmos트랜지스터; 및 상기 제 6,7pmos트랜지스터의 게이트 단자 사이에 연결되어 게이트 단자를 통해 상기 프리차지 인에이블 신호가 인가되는 제 7nmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 35] 제 34항에 있어서,상기 래치부는 상기 제 6pmos트랜지스터의 게이트 단자와 접지전압단 사이에 연결되어 게이트 단자를 통해 상기 프리차지 인에이블 신호가 인가되는 제 8nmos트랜지스터; 및 상기 제 7pmos트랜지스터의 게이트 단자와 접지전압단 사이에 연결되어 게이트 단자를 통해 상기 프리차지 인에이블 신호가 인가되는 제 9nmos트랜지스터더포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 36] 제 31항에 있어서,상기 활성화 제어부는 상기 래치부와 접지전압단 사이에 연결되어 게이트 단자를 통해 상기 제 1센스앰프 인에이블 신호가 인가되는 제 10nmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 37] 제 31항에 있어서,상기 증폭부는 상기 이퀄라이징부의 제 1노드와 상기 증폭 활성화 제어부 사이에 연결되어 게이트 단자를 통해 상기 센스앰프 입력신호가 인가되는 제 11nmos트랜지스터; 및 상기 이퀄라이징부의 제 2노드와 상기 증폭 활성화 제어부 사이에 연결되어 게이트 단자를 통해 상기 레퍼런스 전류가 인가되는 제 12nmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 38] 제 31항에 있어서,상기 증폭 활성화 제어부는 상기 증폭부와 접지전압단 사이에 연결되어 게이트 단자를 통해 상기 제 2센스앰프 인에이블 신호가 인가되는 제 13nmos트랜지스터포함하는것을특징으로 하는상 변화 메모리 장치. [청구항 39] 제 38항에 있어서,상기 증폭 활성화 제어부는 상기 제 2센스앰프 인이에블 신호의 비활성화시 상기 제 13nmos트랜지스터의 턴오프 동작에 따라 상기 양단노드의 전압을 cmos레벨상승시키는것을특징으로 하는상 변화 메모리 장치. [청구항 40] 제 31항에 있어서,상기 제 1센스앰프 인에이블 신호는 상기 제 2센스앰프 인에이블 신호보다 늦게활성화되는것을특징으로 하는상 변화 메모리 장치. [청구항 41] 제 31항에 있어서,상기 센스앰프는 버스트 액세스 모드 구간 동안 상기 래치부에 의해 래치된데이터를버스트모드출력하는것을특징으로 하는상 변화 메모리 장치.