문맥 (context)
[청구항 6]
제 5항에 있어서,제 2 투명 전도성 패턴과 개별적으로 대응하며, 제 2 투명 전도성 패턴 상의 상기 게이트 절연막 상에 위치하는복수개의반도체패턴더포함하는것을특징으로 하는박막 트랜지스터 어레이 기판.
[청구항 7]
제 5항에 있어서,상기 채널층과 상기 반도체 패턴의 물질nan은비정질실리콘포함하는것을특징으로 하는박막 트랜지스터 어레이 기판.
[청구항 8]
제 5항에 있어서,상기 화소 전극의 물질은 ito, izo, azo또는그들의조합포함하는것을특징으로 하는박막 트랜지스터 어레이 기판.
[청구항 9]
제 5항에 있어서,채널층과 상기 대응하는 소스/드레인 전극 사이에 위치하는오믹콘택층더포함하는것을특징으로 하는박막 트랜지스터 어레이 기판.
[청구항 10]
제 5항에 있어서,상기 유전층은 패시베이션층과 상기 패시베이션층 상에 위치하는평탄화층포함하는것을특징으로 하는박막 트랜지스터 어레이 기판.
[청구항 16]
제 15항에 있어서,상기 투명 전도성 패턴과 상기 공통 라인nan은층으로이루어지는것을특징으로 하는박막 트랜지스터 어레이 기판.
[청구항 17]
제 15항에 있어서,상기 공통 라인에 개별적으로 대응하며, 상기 공통 라인 상의 상기 게이트 절연막 상에 위치하는복수개의반도체층더포함하는것을특징으로 하는박막 트랜지스터 어레이 기판.
[청구항 18]
제 15항에 있어서,상기 투명 전도성 패턴과 상기 공통 라인의 물질은 ito, izo, azo또는이들의조합포함하는것을특징으로 하는박막 트랜지스터 어레이 기판.
[청구항 19]
제 15항에 있어서,채널층과 상기 대응하는 소스/드레인 전극 사이에 위치하는오믹콘택층더포함하는것을특징으로 하는박막 트랜지스터 어레이 기판.
[청구항 20]
제 15항에 있어서,상기 유전층은 패시베이션층과 상기 패시베이션층 상에 위치하는평탄화층포함하는것을특징으로 하는박막 트랜지스터 어레이 기판.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
박막 트랜지스터 어레이 기판에서 채널층과 소스/드레인 전극 사이에 추가로 포함될 수 있는 층은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation박막 트랜지스터 어레이 기판의 구성 요소 중 채널층과 소스/드레인 전극 사이에 위치하는 층을 찾는 과업이다.
-
2정보 추출
information_extraction청구항 9 및 청구항 19에서 채널층과 소스/드레인 전극 사이의 위치 관계를 설명하는 문구를 추출한다.
- 채널층과 상기 대응하는 소스/드레인 전극 사이에 위치하는오믹콘택층
-
3근거 선택
evidence_selection질문에서 요구하는 위치 관계(채널층과 소스/드레인 전극 사이)와 일치하는 직접적인 근거를 선택한다.
- 채널층과 상기 대응하는 소스/드레인 전극 사이에 위치하는오믹콘택층
-
4논리 통합
logical_integration추출된 근거를 바탕으로 채널층과 소스/드레인 전극 사이에 추가될 수 있는 층이 '오믹콘택층'임을 확인한다.
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 '오믹콘택층'을 도출한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
오믹콘택층
핵심 해석 (core_interpretation)
본 발명은 박막 트랜지스터 어레이 기판의 구성에 있어, 채널층과 소스/드레인 전극 사이에 오믹콘택층을 배치하여 전기적 연결 특성을 개선할 수 있는 구조를 포함한다.