3라인 차동 신호법을 위한 클락 임베디드 차동 데이터수신장치 document_id 1020070101020

[청구항 2] 제1 내지 제3 전송선으로 하나의 세트를 형성하는 3라인 전송선 세트를 통하여 전송되는 전송신호들을 수신하는 클락 임베디드 차동 데이터 수신장치에 있어서, 상기 3라인 전송선 세트의 제1 내지 제3 전송선을 통하여 전송되는 제1 내지 제3 전송신호들 사이의 전압레벨의 대소관계를 감지하여 클락신호와, 제1 및 제2 프리 데이터를 발생하는 모니터링부로서, 상기 클락신호는 상기 제1 및 제2 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제1 프리 데이터는 상기 제2 및 제3 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제2 프리 데이터는 상기 제3 및 제1 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지는 상기 모니터링부 샘플링 신호에 응답하여 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 감지하며, 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 디코딩하여 출력 데이터 그룹을 발생하는 데이터 생성부; 및 상기 클락신호의 천이시점을 소정의 지연위상으로 지연하여 상기 샘플링 신호로 발생하는 타이밍 제어부를 구비하며, 상기 데이터 생성부는 제1 선행 데이터, 제2 선행 데이터, 제1 후행 데이터 및 제2 후행 데이터를 발생하는 데이터 샘플링 유닛으로서, 상기 제1 및 제2 선행 데이터는 각각 상기 샘플링 신호의 선행 천이 시점에서의 상기 제1 프리 데이터 및 제2 프리 데이터의 데이터값에 따라 결정되며, 상기 제1 및 제2 후행 데이터는 각각 상기 샘플링 신호의 후행 천이 시점에서의 상기 제1 프리 데이터 및 제2 프리 데이터의 데이터값에 따라 결정되는 상기 데이터 샘플링 유닛; 및 상기 제1 선행 데이터, 제2 선행 데이터, 제1 후행 데이터 및 제2 후행 데이터를 디코딩하여, 상기 출력 데이터 그룹을 발생하는 디코더를 구비하는 것을 특징으로 하는 클락 임베디드 차동 데이터 수신장치 [청구항 3] 제2 항에 있어서,상기 데이터 샘플링 유닛은상기 샘플링 신호의 선행 천이 시점에서의 상기 제1 및 제2 프리 데이터의 데이터값에 따른 제1 및 제2 플립출력을 발생시키는 제1 및 제2 플립플럽;상기 샘플링 신호의 후행 천이 시점에서의 상기 제1 및 제2 플립출력의 논리상태에 대응하는 상기 제1 및 제2 선행 데이터를 출력하는 제3 및 제4 플립플럽; 및상기 샘플링 신호의 후행 천이 시점에서의 상기 제1 및 제2 프리 데이터의 데이터값에 대응하는 상기 제1 및 제2 후행 데이터를 출력하는 제5및제6플립플럽구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 4] 제1 내지 제3 전송선으로 하나의 세트를 형성하는 3라인 전송선 세트를 통하여 전송되는 전송신호들을 수신하는 클락 임베디드 차동 데이터 수신장치에 있어서, 상기 3라인 전송선 세트의 제1 내지 제3 전송선을 통하여 전송되는 제1 내지 제3 전송신호들 사이의 전압레벨의 대소관계를 감지하여 클락신호와, 제1 및 제2 프리 데이터를 발생하는 모니터링부로서, 상기 클락신호는 상기 제1 및 제2 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제1 프리 데이터는 상기 제2 및 제3 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제2 프리 데이터는 상기 제3 및 제1 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지는 상기 모니터링부 샘플링 신호에 응답하여 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 감지하며, 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 디코딩하여 출력 데이터 그룹을 발생하는 데이터 생성부; 및 상기 클락신호의 천이시점을 소정의 지연위상으로 지연하여 상기 샘플링 신호로 발생하는 타이밍 제어부를 구비하며, 상기 타이밍 제어부는 상기 클락신호에 대하여 순서적으로 지연되는 다수개의 지연신호들을 발생하는 지연유닛 다수개의 논리확인신호들을 발생하는 논리확인유닛으로서, 상기 다수개의 논리확인신호들은 상기 클락신호의 논리 천이시점에서의 각자에 대응되는 상기 지연신호들의 논리상태에 따른 논리상태를 가지는 상기 논리확인유닛; 및 인접하는 순번의 상기 논리확인신호의 논리상태와 구별되는 상기 논리확인신호인 에지확인신호를 감지하며, 상기 에지확인신호에 따라 어느하나의 상기 지연신호를 상기 샘플링 신호로 발생하는 샘플링 신호 발생유닛을 구비하는 것을 특징으로 하는 클락 임베디드 차동 데이터 수신장치 [청구항 5] 제4 항에 있어서,상기 샘플링 신호 발생유닛은상기 논리확인신호들의 논리상태를 감지하여 상기 에지확인신호를 발생시키는 에지 감지기; 및상기 에지확인신호를 이용하여, 상기 샘플링 신호를 발생하는구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 6] 제4 항에 있어서,상기 논리확인유닛은각자에 대응하는 상기 지연신호들을 입력으로 하고, 상기 클락신호를 클락으로 하여, 각자의 상기 논리확인신호를 출력으로 하는다수개의플립플럽들구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 7] 제1 내지 제3 전송선으로 하나의 세트를 형성하는 3라인 전송선 세트를 통하여 전송되는 전송신호들을 수신하는 클락 임베디드 차동 데이터 수신장치에 있어서, 상기 3라인 전송선 세트의 제1 내지 제3 전송선을 통하여 전송되는 제1 내지 제3 전송신호들 사이의 전압레벨의 대소관계를 감지하여 클락신호와, 제1 및 제2 프리 데이터를 발생하는 모니터링부로서, 상기 클락신호는 상기 제1 및 제2 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제1 프리 데이터는 상기 제2 및 제3 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제2 프리 데이터는 상기 제3 및 제1 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지는 상기 모니터링부 샘플링 신호에 응답하여 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 감지하며, 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 디코딩하여 출력 데이터 그룹을 발생하는 데이터 생성부; 및 상기 클락신호의 천이시점을 소정의 지연위상으로 지연하여 상기 샘플링 신호로 발생하는 타이밍 제어부를 구비하며, 상기 타이밍 제어부는 상기 클락신호를 지연하여 위상감지신호 및 상기 샘플링 신호를 발생하는 지연유닛으로서, 상기 위상감지신호가 상기 클락신호에 대하여 소정의 제1 위상차를 가질 때, 상기 샘플링 신호가 소정의 제2 위상차를 가지도록 제어되는 상기 지연유닛; 및 상기 클락신호와 상기 위상감지신호의 위상을 비교하여 바이어스 신호를 발생하는 바이어스 신호 발생유닛을 구비하는 것을 특징으로 하는 클락 임베디드 차동 데이터 수신장치 [청구항 8] 제7 항에 있어서,상기 바이어스 신호 발생유닛은상기 위상감지신호와 상기 클락신호의 위상차를 감지하여 감지제어신호를 발생하는 위상 감지제어기; 및상기 감지제어신호에 의하여 전압레벨이 제어되는 상기 바이어스 신호를 발생하는바이어스발생기구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 9] 제7 항에 있어서,상기 제2 위상차는상기제1위상차해당하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 10] 제1 내지 제3 전송선으로 하나의 세트를 형성하는 3라인 전송선 세트를 통하여 전송되는 전송신호들을 수신하는 클락 임베디드 차동 데이터 수신장치에 있어서, 상기 3라인 전송선 세트의 제1 내지 제3 전송선을 통하여 전송되는 제1 내지 제3 전송신호들 사이의 전압레벨의 대소관계를 감지하여 클락신호와, 제1 및 제2 프리 데이터를 발생하는 모니터링부로서, 상기 클락신호는 상기 제1 및 제2 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제1 프리 데이터는 상기 제2 및 제3 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제2 프리 데이터는 상기 제3 및 제1 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지는 상기 모니터링부 샘플링 신호에 응답하여 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 감지하며, 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 디코딩하여 출력 데이터 그룹을 발생하는 데이터 생성부; 및 상기 클락신호의 천이시점을 소정의 지연위상으로 지연하여 상기 샘플링 신호로 발생하는 타이밍 제어부를 구비하며, 상기 타이밍 제어부는 상기 클락신호에 대하여 순서적으로 지연되는 다수개의 지연신호들을 발생하는 지연유닛 감지제어신호에 따라 상기 지연신호들 중의 하나를 상기 샘플링 신호로 선택하며, 상기 지연신호들 중의 다른 하나를 위상감지신호로 선택하도록 구동되는 먹서로서, 상기 위상감지신호는 상기 클락신호에 대하여 소정의 제1 위상차를 가지며, 상기 샘플링 신호는 상기 클락신호에 대하여 소정의 제2 위상차를 가지는 상기 먹서; 및 상기 위상감지신호와 상기 클락신호의 위상차를 감지하여 상기 감지제어신호를 발생하는 위상 감지유닛을 구비하는 것을 특징으로 하는 클락 임베디드 차동 데이터 수신장치 [청구항 11] 제10 항에 있어서,상기 제2 위상차는상기제1위상차해당하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 12] 제10 항에 있어서,상기 타이밍 제어부는상기 클락신호를 지연하여 상기 샘플링 신호로 발생하는지연유닛구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 13] 제1 내지 제3 전송선으로 하나의 세트를 형성하는 3라인 전송선 세트를 통하여 전송되는 전송신호들을 수신하는 클락 임베디드 차동 데이터 수신장치에 있어서, 상기 3라인 전송선 세트의 제1 내지 제3 전송선을 통하여 전송되는 제1 내지 제3 전송신호들 사이의 전압레벨의 대소관계를 감지하여 클락신호와, 제1 및 제2 프리 데이터를 발생하는 모니터링부로서, 상기 클락신호는 상기 제1 및 제2 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제1 프리 데이터는 상기 제2 및 제3 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지며, 상기 제2 프리 데이터는 상기 제3 및 제1 전송신호 사이의 전압레벨의 대소관계에 따른 논리상태를 가지는 상기 모니터링부 샘플링 신호에 응답하여 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 감지하며, 상기 제1 프리 데이터 및 상기 제2 프리 데이터의 데이터값를 디코딩하여 출력 데이터 그룹 및 스페셜 확인 신호를 발생하는 데이터 생성부로서, 상기 스페셜 확인 신호는 2회의 데이터 구간 각각에서의 제1 내지 제3 전송신호들 간의 대소관계가 미리 설정된 일정한 관계를 만족하는 스페셜 상태일 때 활성화되는 상기 데이터 생성부; 및 상기 클락신호의 천이시점을 소정의 지연위상으로 지연하여 상기 샘플링 신호로 발생하는 타이밍 제어부를 구비하는 것을 특징으로 하는 클락 임베디드 차동 데이터 수신장치 [청구항 14] 제13 항에 있어서,상기 타이밍 제어부는상기 클락신호에 대하여 순서적으로 지연되는 다수개의 지연신호들을 발생하는 지연유닛;다수개의 논리확인신호들을 발생하는 논리확인유닛으로서, 상기 다수개의 논리확인신호들은 상기 클락신호의 논리 천이시점에서의 각자에 대응되는 상기 지연신호들의 논리상태에 따른 논리상태를 가지는 상기 논리확인유닛; 및인접하는 순번의 상기 논리확인신호의 논리상태와 구별되는 상기 논리확인신호인 에지확인신호를 감지하며, 상기 에지확인신호에 따라 어느하나의 상기 지연신호를 상기 샘플링 신호로 발생하되, 상기 스페셜 확인 신호에 응답하여 인에이블되는샘플링신호발생유닛구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 15] 제14 항에 있어서,상기 샘플링 신호 발생유닛은상기 논리확인신호들의 논리상태를 감지하여 상기 에지확인신호를 발생시키되, 상기 스페셜 확인 신호에 응답하여 인에이블되는 에지 감지기; 및상기 에지확인신호를 이용하여, 상기 샘플링 신호를 발생하는구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 16] 제13 항에 있어서,상기 타이밍 제어부는상기 클락신호를 지연하여 위상감지신호 및 상기 샘플링 신호를 발생하는 지연유닛으로서, 상기 위상감지신호가 상기 클락신호에 대하여 소정의 제1 위상차를 가질 때, 상기 샘플링 신호가 소정의 제2 위상차를 가지도록 제어되는 상기 지연유닛; 및상기 클락신호와 상기 위상감지신호의 위상을 비교하여 바이어스 신호를 발생하는 바이어스 신호 발생유닛으로서, 상기 스페셜 확인 신호에 응답하여 인에이블되는상기바이어스 신호발생유닛구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 17] 제16 항에 있어서,상기 바이어스 신호 발생유닛은상기 위상감지신호와 상기 클락신호의 위상차를 감지하여 감지제어신호를 발생하는 위상 감지제어기로서, 상기 스페셜 확인 신호에 응답하여 인에이블되는 상기 위상감지 제어기; 및상기 감지제어신호에 의하여 전압레벨이 제어되는 상기 바이어스 신호를 발생하는바이어스발생기구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치. [청구항 18] 제13 항에 있어서,상기 타이밍 제어부는상기 클락신호에 대하여 순서적으로 지연되는 다수개의 지연신호들을 발생하는 지연유닛;감지제어신호에 따라 상기 지연신호들 중의 하나를 상기 샘플링 신호로 선택하며, 상기 지연신호들 중의 다른 하나를 위상감지신호로 선택하도록 구동되는 먹서로서, 상기 위상감지신호는 상기 클락신호에 대하여 소정의 제1 위상차를 가지며, 상기 샘플링 신호는 상기 클락신호에 대하여 소정의 제2 위상차를 가지는 상기 먹서; 및상기 위상감지신호와 상기 클락신호의 위상차를 감지하여 상기 감지제어신호를 발생하는 위상 감지유닛로서, 상기 스페셜 확인 신호에 응답하여 인에이블되는상기위상감지제어유닛구비하는것을특징으로 하는클락 임베디드 차동 데이터 수신장치.