문맥 (context)
[청구항 4]
활성면에 복수개의 칩 패드들이 배열되어 있는 반도체 칩
상기 반도체 칩이 비활성면을 통해 삽입되는 1차 오목홈이 형성된 1차 상부면 및 상기 1차 상부면에 반대되는 1차 하부면을 갖는 1차 코어 기판과,
상기 1차 상부면으로부터 1차 하부면으로 상기 1차 코어 기판을 관통하는 1차 비아 홀과,
상기 칩 패드들 중 소정의 칩 패드로부터 상기 1차 비아 홀과 이격되고 상기 1차 상부면으로 연장되는 제 1 금속 배선층과, 상기 칩 패드들 중 상기 소정의 칩 패드를 제외한 나머지 칩 패드로부터 상기 1차 상부면으로 연장되고 상기 1차 비아 홀과 전기적으로 연결되는 제 2 금속 배선층과, 상기 1차 비아 홀로부터 상기 1차 하부면으로 연장되는 제 3 금속 배선층을 포함하는 1차 금속 배선층을 포함하는 제 1 인쇄회로기판; 및
상기 제 1 인쇄회로기판이 1차 하부면을 통해 삽입되는 2차 오목홈이 형성된 2차 상부면 및 상기 2차 상부면에 반대되는 2차 하부면을 갖는 2차 코어 기판과,
상기 2차 오목홈으로부터 2차 하부면으로 상기 2차 코어 기판을 관통하며, 상기 제 3 금속 배선층과 전기적으로 연결되는 2차 비아 홀과,
상기 2차 상부면과 제 1 인쇄회로기판 상에 형성되며, 상기 제 1 금속 배선층의 일정 폭을 노출시키는 제 1 절연층과, 상기 2차 하부면 상에 형성되며, 상기 2차 비아 홀의 일정 폭을 노출시키는 제 2 절연층을 포함하는 1차 절연층과,
상기 노출된 제 1 금속 배선층으로부터 상기 제 1 절연층 상으로 연장되는 제 4 금속 배선층과, 상기 2차 비아 홀로부터 상기 제 2 절연층 상으로 연장되는 제 5 금속 배선층을 포함하는 2차 금속 배선층을 포함하는 제 2 인쇄회로기판을 포함하는 것을 특징으로 하는 반도체 칩 내장형 인쇄회로기판
[청구항 5]
제 4 항에 있어서,상기 제 1 인쇄회로기판은, 상기 1차 상부면 및 상기 반도체 칩의 활성면과 상기 제 1 금속 배선층 및 제 2 금속 배선층 사이에 개재되고, 상기 칩 패드들 및 1차 비아 홀을 노출시키는보호층더포함하는것을특징으로 하는반도체 칩 내장형 인쇄회로기판.
[청구항 6]
제 4 항에 있어서,상기 제 1 절연층과 상기 제 4 금속 배선층 상에 형성되며, 상기 제 4 금속 배선층의 일정 폭을 노출시키는 제 3 절연층과, 상기 제 2 절연층과 상기 제 5 금속 배선층 상에 형성되며, 상기 제 5 금속 배선층의 일정 폭을 노출시키는 제 4 절연층을 포함하는2차절연층더포함하는것을특징으로 하는반도체 칩 내장형 인쇄회로기판.
[청구항 7]
활성면에 복수개의 칩 패드들이 배열되어 있는 반도체 칩
상기 반도체 칩이 비활성면을 통해 삽입되는 1차 오목홈이 형성된 1차 상부면 및 상기 1차 상부면에 반대되는 1차 하부면을 갖는 1차 코어 기판과,
상기 1차 상부면으로부터 1차 하부면으로 상기 1차 코어 기판을 관통하는 1차 비아 홀과,
상기 칩 패드들 중 소정의 칩 패드로부터 상기 1차 비아 홀과 이격되고 상기 1차 상부면으로 연장되는 제 1 금속 배선층과, 상기 칩 패드들 중 상기 소정의 칩 패드를 제외한 나머지 칩 패드로부터 상기 1차 상부면으로 연장되고 상기 1차 비아 홀과 전기적으로 연결되는 제 2 금속 배선층과, 상기 1차 비아 홀로부터 상기 1차 하부면으로 연장되는 제 3 금속 배선층을 포함하는 1차 금속 배선층을 포함하는 제 1 인쇄회로기판; 및
2차 상부면 및 상기 2차 상부면에 반대되는 2차 하부면을 갖고, 상기 2차 상부면에서 2차 하부면으로 관통되고 상기 제 1 인쇄회로기판이 삽입되는 삽입 홀이 형성된 2차 코어 기판과,
상기 2차 상부면 상에 형성되며, 상기 제 1 금속 배선층의 일정 폭을 노출시키는 제 1 절연층과, 상기 2차 하부면 상에 형성되며, 제 3 금속 배선층의 일정 폭을 노출시키는 제 2 절연층을 포함하는 1차 절연층과,
상기 노출된 제 1 금속 배선층으로부터 상기 제 1 절연층 상으로 연장되는 제 4 금속 배선층과, 상기 노출된 제 3 금속 배선층으로부터 상기 제 2 절연층 상으로 연장되는 제 5 금속 배선층을 포함하는 2차 금속 배선층을 포함하는 제 2 인쇄회로기판을 포함하는 것을 특징으로 하는 반도체 칩 내장형 인쇄회로기판
[청구항 8]
제 7 항에 있어서,상기 제 1 인쇄회로기판은, 상기 1차 상부면 및 상기 반도체 칩의 활성면과 상기 제 1 금속 배선층 및 제 2 금속 배선층 사이에 개재되고, 상기 칩 패드들 및 1차 비아 홀을 노출시키는보호층더포함하는것을특징으로 하는반도체 칩 내장형 인쇄회로기판.
[청구항 9]
제 7 항에 있어서,상기 제 1 절연층과 상기 제 4 금속 배선층 상에 형성되며, 상기 제 4 금속 배선층의 일정 폭을 노출시키는 제 3 절연층과, 상기 제 2 절연층과 상기 제 5 금속 배선층 상에 형성되며, 상기 제 5 금속 배선층의 일정 폭을 노출시키는 제 4 절연층을 포함하는2차절연층더포함하는것을특징으로 하는반도체 칩 내장형 인쇄회로기판.
지시문 (instruction)
주어진 특허 청구항을 읽고 발명의 구성요소와 구성을 파악하여 질문에 답하라. 문맥에 제시된 표현을 중심으로 답한다.
질문 (question)
청구항 4에 따른 제 1 인쇄회로기판의 1차 금속 배선층 구성 요소 중, 1차 비아 홀과 전기적으로 연결되는 배선층은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation청구항 4의 제 1 인쇄회로기판 내 1차 금속 배선층 구성 요소 중 1차 비아 홀과 전기적으로 연결되는 배선층을 찾는다.
-
2정보 추출
information_extraction청구항 4에서 1차 금속 배선층은 제 1 금속 배선층, 제 2 금속 배선층, 제 3 금속 배선층으로 구성됨을 확인한다.
- 제 1 금속 배선층과, 상기 칩 패드들 중 상기 소정의 칩 패드를 제외한 나머지 칩 패드로부터 상기 1차 상부면으로 연장되고 상기 1차 비아 홀과 전기적으로 연결되는 제 2 금속 배선층과, 상기 1차 비아 홀로부터 상기 1차 하부면으로 연장되는 제 3 금속 배선층을 포함하는 1차 금속 배선층
-
3근거 선택
evidence_selection1차 비아 홀과 전기적으로 연결된다고 명시된 구절을 선택한다.
- 상기 1차 비아 홀과 전기적으로 연결되는 제 2 금속 배선층
-
4논리 통합
logical_integration제 1 금속 배선층은 1차 비아 홀과 이격되어 있고, 제 3 금속 배선층은 1차 비아 홀로부터 연장되지만, '전기적으로 연결되는'이라고 직접 기술된 것은 제 2 금속 배선층이다.
- 상기 칩 패드들 중 소정의 칩 패드로부터 상기 1차 비아 홀과 이격되고 상기 1차 상부면으로 연장되는 제 1 금속 배선층, 상기 1차 비아 홀과 전기적으로 연결되는 제 2 금속 배선층
-
5결론 도출
conclusion_formulation따라서 1차 비아 홀과 전기적으로 연결되는 배선층은 제 2 금속 배선층이다.
- 상기 1차 비아 홀과 전기적으로 연결되는 제 2 금속 배선층
-
6답변 생성
answer_generation질문에 대한 답변으로 제 2 금속 배선층을 추출한다.
- 제 2 금속 배선층
최종 답변 (final_answer)
제 2 금속 배선층
핵심 해석 (core_interpretation)
제 1 인쇄회로기판의 1차 금속 배선층은 1차 비아 홀과의 연결 관계에 따라 이격된 제 1 금속 배선층, 전기적으로 연결되는 제 2 금속 배선층, 그리고 비아 홀로부터 연장되는 제 3 금속 배선층으로 구분된다.