다중 위상 펄스 발생기 document_id 1020070120437

[청구항 2] 제 1 항에 있어서,상기제 1 및 제 2 단위 블럭은 풀업용 pmos 트랜지스터와 풀다운용 nmos 트랜지스터가 결합된인버터구비함을특징으로 하는다중 위상 펄스 발생기. [청구항 3] 제 2 항에 있어서,상기 제 1 단위 블럭은 상기 제 1 네가티브 지연 특성의 구현을 위하여 앞 단계에 위치한 다른 상기 제 1 단위 블럭의 출력이 자신의 상기 pmos 트랜지스터의 게이트에 인가되며,상기 제 2 단위 블럭은 상기 제 2 네가티브 지연 특성의 구현을 위하여 앞 단계에 위치한 다른 상기 제 2 단위 블럭의 출력이 자신의 상기 nmos트랜지스터의게이트인가됨을특징으로 하는다중 위상 펄스 발생기. [청구항 4] 제 3 항에 있어서,상기제 1 및 제 2 단위 블럭은 동일한 짝수 번째 앞 단계의 출력이자신인가됨을특징으로 하는다중 위상 펄스 발생기. [청구항 5] 제 3 항에 있어서,상기제 1 및 제 2 단위 블럭은 서로 다른 짝수 번째 앞 단계의 출력이자신인가됨을특징으로 하는다중 위상 펄스 발생기. [청구항 6] 제 1 항에 있어서,복수 개의 상기 출력 노드에서 출력되는 각 펄스 신호들은 한 주기를 분할하여 서로 동일한 위상 차특징으로 하는다중 위상 펄스 발생기. [청구항 7] 제 1 항에 있어서,상기 제 1 지연 블럭과 상기 제 2 지연블럭은 각각 4개씩의 상기 제 1 단위블럭들과 상기 제 2 단위 블럭들을 포함하며, 상기 제 1 네가티브 지연과 상기 제 2 네가티브 지연을 위하여 각 제 1 단위 블럭과 제 2 단위 블럭은 각각 두단계앞쪽의제1단위블럭과제2단위블럭의출력인가받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 8] 제 1 항에 있어서,상기 제 1 지연 블럭과 상기 제 2 지연블럭은 각각 8개씩의 상기 제 1 단위블럭들과 상기 제 2 단위 블럭들을 포함하며, 상기 제 1 네가티브 지연과 상기 제 2 네가티브 지연을 위하여 각 제 1 단위 블럭과 제 2 단위 블럭은 각각 네단계앞쪽의제1단위블럭과제2단위블럭의출력인가받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 9] 제 1 항에 있어서,상기 제 1 지연 블럭과 상기 제 2 지연블럭은 각각 8개씩의 상기 제 1 단위블럭들과 상기 제 2 단위 블럭들을 포함하며, 상기 제 1 네가티브 지연을 위하여 각 제 1 단위 블럭은 짝수번째 앞쪽의 제 1 단위 블럭의 출력을 인가받고, 상기 제 2 네가티브 지연을 위하여 각 제 2 단위 블럭은 각 제 1 단위 블럭보다짝수번째더앞쪽의제2단위블럭의출력인가받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 10] 제 1 항에 있어서,상기 제 1 지연 블럭과 상기 제 2 지연블럭은 각각 8개씩의 상기 제 1 단위블럭들과 상기 제 2 단위 블럭들을 포함하며, 상기 제 1 네가티브 지연을 위하여 각 제 1 단위 블럭은 짝수번째 앞쪽의 제 1 단위 블럭의 출력을 인가받고, 상기 제 2 네가티브 지연을 위하여 각 제 2 단위 블럭은 각 제 1 단위 블럭보다 짝수번째 더 뒷쪽의제2단위블럭의출력인가받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 11] 제 1 항에 있어서,상기 제 1 지연 블럭과 상기 제 2 지연블럭은 각각 16개씩의 상기 제 1 단위블럭들과 상기 제 2 단위 블럭들을 포함하며, 상기 제 1 네가티브 지연과 상기 제 2 네가티브 지연을 위하여 각 제 1 단위 블럭과 각 제 2 단위 블럭들은 네단계앞쪽의제1단위블럭과제2단위블럭의출력인가받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 12] 제 1 항에 있어서,상기 제 1 지연 블럭과 상기 제 2 지연블럭은 각각 16개씩의 상기 제 1 단위블럭들과 상기 제 2 단위 블럭들을 포함하며, 상기 제 1 네가티브 지연을 위하여 각 제 1 단위 블럭은 짝수번째 앞쪽의 제 1 단위 블럭의 출력을 인가받고, 상기 제 2 네가티브 지연을 위하여 각 제 2 단위 블럭은 각 제 1 단위 블럭보다짝수번째더앞쪽의제2단위블럭의출력인가받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 13] 제 1 항에 있어서,상기 제 1 지연 블럭과 상기 제 2 지연블럭은 각각 16개씩의 상기 제 1 단위블럭들과 상기 제 2 단위 블럭들을 포함하며, 상기 제 1 네가티브 지연을 위하여 각 제 1 단위 블럭은 짝수번째 앞쪽의 제 1 단위 블럭의 출력이 자신에 인가되고, 상기 제 2 네가티브 지연을 위하여 각 제 2 단위 블럭은 각 제 1 단위 블럭보다 짝수번째 더 뒷쪽의제2단위블럭의출력인가받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 15] 제 14 항에 있어서,상기제 1 및 제 2 인버터 체인에는 각각 4개씩의 인버터가 포함되고, 상기 제 1 인버터 체인의 각 인버터는 풀업 구동을 위하여 자신보다 두 단계 앞쪽의 인버터의 출력을 피드백 받으며, 상기 제 2 인버터 체인의 각 인버터는 풀다운 구동을 위하여 자신보다 두단계앞쪽의인버터의출력피드백받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 16] 제 14 항에 있어서,상기제 1 및 제 2 인버터 체인에는 각각 8개씩의 인버터가 포함되고, 상기 제 1 인버터 체인의 각 인버터는 풀업 구동을 위하여 자신보다 짝수 번째 앞쪽의 인버터의 출력을 피드백 받으며, 상기 제 2 인버터 체인의 각 인버터는 풀다운 구동을 위하여 자신보다짝수번째앞쪽의인버터의출력피드백받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 17] 제 14 항에 있어서,상기제 1 및 제 2 인버터 체인에는 각각 8개씩의 인버터가 포함되고, 상기 제 1 인버터 체인의 각 인버터는 풀업 구동을 위하여 자신보다 짝수 번째 앞쪽의 인버터의 출력을 피드백 받으며, 상기 제 2 인버터 체인의 각 인버터는 풀다운 구동을 위하여 상기 제 1 인버터 체인의 풀업 구동을 위한 피드백에 비하여 자신보다짝수번째더앞쪽의인버터의출력피드백받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 18] 제 14 항에 있어서,상기제 1 및 제 2 인버터 체인에는 각각 8개씩의 인버터가 포함되고, 상기 제 1 인버터 체인의 각 인버터는 풀업 구동을 위하여 자신 보다 짝수 번째 앞쪽의 인버터의 출력을 피드백 받으며, 상기 제 2 인버터 체인의 각 인버터는 풀다운 구동을 위하여 상기 제 1 인버터 체인의 풀업 구동을 위한 피드백에 비하여 자신보다짝수번째더뒤쪽의인버터의출력피드백받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 19] 제 14 항에 있어서,상기제 1 및 제 2 인버터 체인에는 각각 16개씩의 인버터가 포함되고, 상기 제 1 인버터 체인의 각 인버터는 풀업 구동을 위하여 자신 보다 짝수 번째 앞쪽의 인버터의 출력을 피드백 받으며, 상기 제 2 인버터 체인의 각 인버터는 풀다운 구동을 위하여 자신보다짝수번째앞쪽의인버터의출력피드백받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 20] 제 14 항에 있어서,상기제 1 및 제 2 인버터 체인에는 각각 16개씩의 인버터가 포함되고, 상기 제 1 인버터 체인의 각 인버터는 풀업 구동을 위하여 자신 보다 짝수 번째 앞쪽의 인버터의 출력을 피드백 받으며, 상기 제 2 인버터 체인의 각 인버터는 풀다운 구동을 위하여 상기 제 1 인버터 체인의 풀업 구동을 위한 피드백에 비하여 자신보다짝수번째더앞쪽의인버터의출력피드백받는것을특징으로 하는다중 위상 펄스 발생기. [청구항 21] 제 14 항에 있어서,상기제 1 및 제 2 인버터 체인에는 각각 16개씩의 인버터가 포함되고, 상기 제 1 인버터 체인의 각 인버터는 풀업 구동을 위하여 자신 보다 짝수 번째 앞쪽의 인버터의 출력을 피드백 받으며, 상기 제 2 인버터 체인의 각 인버터는 풀다운 구동을 위하여 상기 제 1 인버터 체인의 풀업 구동을 위한 피드백에 비하여 자신보다짝수번째더뒤쪽의인버터의출력피드백받는것을특징으로 하는다중 위상 펄스 발생기.