문맥 (context)
[청구항 1]
이득 제어 전압을 발생하는 이득 제어부
복수의 트랜스컨덕터 코어회로들로 구성되어, 이득 제어 전압에 선형적으로 비례하는 전압이득을 이용하여 입력 신호와 네거티브 피드백 신호를 증폭하고, 상기 증폭된 신호를 일정한 크기의 신호로 변환하는 가변 증폭부
상기 가변 증폭부의 출력 신호에 존재하는 디씨-오프셋을 제거하고, 상기 디씨-오프셋 제거 결과를 상기 가변 증폭부로 네거티브 피드백시키는 오프셋 제거부; 그리고
상기 가변 증폭부에 구비된 상기 복수의 트랜스컨덕터 코어회로들의 트랜스컨덕턴스 값을 조절하는 트랜스컨덕턴스 제어부를 포함하며,
상기 트랜스컨덕턴스 제어부는 자동튜닝회로로 구성되어, 상기 트랜스 컨덕턴스 값이 상기 트랜스컨덕턴스 제어부내 동일한 트랜스컨덕터 코어회로들의 기준 트랜스컨덕턴스 절대값과 동일한 값으로 유지되도록 제어하는 트랜스 컨덕턴스 제어전압을 발생하는 것을 특징으로 하는 가변이득증폭기
[청구항 5]
제 1 항에 있어서,상기 가변 증폭부는,상기 이득 제어 전압에 응답해서 상기 전압이득을 결정하고, 상기 전압이득을 이용하여 상기 입력 신호와 상기 네거티브 피드백 신호를 증폭하는 이득 가변부; 그리고상기 이득 가변부의 출력이 일정한 크기를 갖도록 증폭하는증폭부포함하는것을특징으로 하는가변이득증폭기.
[청구항 6]
제 5 항에 있어서,상기 이득 가변부는,가변이득증폭기의 가변이득 동적 범위를 결정하는 블록으로 상기 이득 제어 전압에 응답해서 상기 입력 신호와 상기 네거티브 피드백 신호를 증폭하는 제 1 vga(variable gain amplifier) 단위 셀; 그리고상기 이득 제어 전압에 응답해서 상기 제 1 vga 단위 셀의 출력을 증폭하는 복수개의 제 2 vga단위셀들포함하는것을특징으로 하는가변이득증폭기.
[청구항 7]
제 6 항에 있어서,상기제 1 vga 단위 셀은,제 1 차동 입력 단자 쌍을 통해 상기 입력 신호를 받아들여 증폭하고, 상기 증폭 결과를 제 1 차동 출력 단자 쌍을 통해 출력하되, 상기 증폭 결과를 상기 제 1 차동 출력 단자 쌍에 접속된 저항을 통해 제 2 차동 입력 단자 쌍으로 피드백시키는 제 1 트랜스컨덕터; 그리고제 3 및 제 4 차동 입력 단자 쌍을 통해 상기 제 1 트랜스컨덕터의 출력 신호와 상기 오프셋 제거부로부터 제공된 상기 네거티브 피드백 신호를 증폭하고, 상기 증폭 결과를 제 2 차동 출력 단자 쌍에 접속된 제 1 및 제 2 전압이득 조절부를 통해 제 3 차동 입력 단자 쌍으로 피드백시키는제2트랜스컨덕터포함하는것을특징으로 하는가변이득증폭기.
[청구항 9]
제 6 항에 있어서,상기 복수 개의 제 2 vga 단위 셀들 각각은,제 1 차동 입력 단자 쌍을 통해 앞 단의 제 1 vga 단위 셀 또는 앞단의 제 2 vga 단위 셀의 출력을 받아들여 증폭하고, 상기 증폭 결과를 제 1 차동 출력 단자 쌍을 통해 다음 단의 제 2 트랜스컨덕터로 출력하되, 상기 증폭 결과를 상기 제 1 차동 출력 단자 쌍에 접속된 저항을 통해 제 2 차동 입력 단자 쌍으로 피드백시키는 제 1 트랜스컨덕터; 그리고같은 극성끼리 연결된 제 3 및 제 4 차동 입력 단자 쌍을 통해 상기 제 1 트랜스컨덕터의 출력 신호를 증폭하고, 상기 증폭 결과를 제 2 차동 출력 단자 쌍에 접속된 제 1 및 제 2 전압이득 조절부를 통해 같은 극성끼리 연결된 제 3 및 제 4 차동 입력 단자 쌍으로 피드백시키는제2트랜스컨덕터포함하는것을특징으로 하는가변이득증폭기.
[청구항 10]
제 7 항 또는 제 9 항에 있어서,상기제 1 및 제 2 전압이득 조절부는 상기 이득 제어 전압에 의해 저항값 조절이 가능한 능동저항성분으로서, 각각이 전류 통로가 직렬로 연결된 복수의 mos 트랜지스터들로 구성되며 상기 이득제어 전압은 상기 복수의 mos트랜지스터들의게이트전압과바디전압의레벨조절하는것을특징으로 하는가변이득증폭기.
[청구항 11]
제 5 항에 있어서,상기 증폭부는 상기 트랜스컨덕턴스 제어전압에 의해 일정한 트랜스컨덕턴스 값을 유지하는 상기 트랜스 컨덕터와 저항으로 구성된 복수개의 증폭기로 구성되며, 기본 증폭기는 두배의 트랜스컨덕턴스 값을 갖도록 상기 트랜스컨덕터의 같은 극성의 두 단자 입력쌍을 서로 연결하여 단일 입력단자 쌍을 구성하고 출력단자 쌍에는 병렬저항이 연결되어 고정된증폭값가지는것을특징으로 하는가변이득증폭기.
[청구항 12]
필터링을 통해 채널외 신호잡음을 제거하는 트랜스컨덕터형 저역통과필터
상기 필터링된 신호를 시스템의 스펙에서 요구하는 동적 범위만큼 증폭하고, 상기 증폭 결과를 디지털 변환 효율이 최대가 되는 크기로 증폭하는 가변이득증폭기; 그리고
상기 가변이득증폭기의 출력을 디지털 형태로 변환하는 아날로그-디지털 변환기를 포함하며,
상기 가변이득증폭기는, 이득 제어 전압을 발생하는 이득 제어부
복수의 트랜스컨덕터 코어회로들로 구성되어, 상기 이득 제어 전압에 선형적으로 비례하는 전압이득을 이용하여 입력 신호와 네거티브 피드백 신호를 증폭하고, 상기 증폭된 신호를 일정한 크기의 신호로 변환하는 가변 증폭부
그리고 상기 가변 증폭부의 출력 신호에 존재하는 디씨-오프셋을 제거하고, 상기 디씨-오프셋 제거 결과를 상기 가변 증폭부로 네거티브 피드백시키는 오프셋 제거부; 그리고
상기 가변 증폭부에 구비된 상기 복수의 트랜스컨덕터 코어회로들의 트랜스컨덕턴스 값을 조절하는 트랜스컨덕턴스 제어부를 포함하고,
상기 트랜스컨덕턴스 제어부는 자동튜닝회로로 구성되어, 상기 트랜스 컨덕턴스 값이 상기 트랜스컨덕턴스 제어부내 동일한 트랜스 컨덕터 코어회로들의 기준 트랜스컨덕턴스 절대값과 동일한 값으로 유지되도록 제어하는 트랜스 컨덕턴스 제어전압을 발생하고,
상기 저역통과필터는 상기 트랜스컨덕턴스 제어부를 통해 조절되며, 상기 가변이득증폭기와 동일한 트랜스 컨덕터 코어회로로 구성되어 채널외 신호잡음을 제거하는 트랜스 컨덕터형 저역통과 필터인 것을 특징으로 하는 수신기
지시문 (instruction)
주어진 특허 청구항을 읽고 발명의 구성요소와 구성을 파악하여 질문에 답하라. 근거를 종합하여 자연스러운 문장으로 설명하라.
질문 (question)
가변이득증폭기의 가변 증폭부 내에 포함된 제1 VGA 단위 셀과 제2 VGA 단위 셀이 이득 제어 전압에 응답하여 입력 신호 및 네거티브 피드백 신호를 증폭하는 방식과, 각 단위 셀을 구성하는 제1 트랜스컨덕터 및 제2 트랜스컨덕터의 피드백 구조는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제1 및 제2 VGA 단위 셀이 이득 제어 전압에 따라 입력 신호와 네거티브 피드백 신호를 증폭하는 방식과, 각 셀 내 제1 및 제2 트랜스컨덕터의 피드백 구조를 설명해야 한다.
-
2정보 추출
information_extraction제1 VGA 단위 셀은 입력 신호를 증폭하고, 제2 VGA 단위 셀은 제1 VGA 단위 셀의 출력을 증폭하며, 두 셀 모두 이득 제어 전압에 응답한다.
- 상기 이득 제어 전압에 응답해서 상기 입력 신호와 상기 네거티브 피드백 신호를 증폭하는 제 1 vga(variable gain amplifier) 단위 셀; 그리고상기 이득 제어 전압에 응답해서 상기 제 1 vga 단위 셀의 출력을 증폭하는 복수개의 제 2 vga단위셀들
-
3근거 선택
evidence_selection제1 트랜스컨덕터는 출력 결과를 저항을 통해 제2 차동 입력 단자 쌍으로 피드백하고, 제2 트랜스컨덕터는 출력 결과를 전압이득 조절부를 통해 제3 차동 입력 단자 쌍으로 피드백한다는 구절을 선택한다.
- 상기 증폭 결과를 제 1 차동 출력 단자 쌍에 접속된 저항을 통해 제 2 차동 입력 단자 쌍으로 피드백시키는 제 1 트랜스컨덕터; 그리고상기 증폭 결과를 제 2 차동 출력 단자 쌍에 접속된 제 1 및 제 2 전압이득 조절부를 통해 제 3 차동 입력 단자 쌍으로 피드백시키는제2트랜스컨덕터
-
4논리 통합
logical_integration제1 VGA와 제2 VGA 모두 이득 제어 전압에 따라 입력 및 네거티브 피드백 신호를 증폭하며, 각 셀 내부의 제1 트랜스컨덕터는 저항을 통한 피드백을, 제2 트랜스컨덕터는 전압이득 조절부를 통한 피드백 구조를 가짐을 통합한다.
-
5결론 도출
conclusion_formulation질문에서 요구한 증폭 방식(이득 제어 전압에 응답하여 입력 및 네거티브 피드백 신호 증폭)과 피드백 구조(제1 트랜스컨덕터는 저항 피드백, 제2 트랜스컨덕터는 전압이득 조절부 피드백)를 정리한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 최종 답변을 작성한다.
최종 답변 (final_answer)
제1 VGA 단위 셀과 제2 VGA 단위 셀은 모두 이득 제어 전압에 응답하여 입력 신호 및 네거티브 피드백 신호를 증폭한다. 각 단위 셀을 구성하는 트랜스컨덕터의 피드백 구조는 다음과 같다. 제1 트랜스컨덕터는 증폭 결과를 제1 차동 출력 단자 쌍에 접속된 저항을 통해 제2 차동 입력 단자 쌍으로 피드백시키며, 제2 트랜스컨덕터는 증폭 결과를 제2 차동 출력 단자 쌍에 접속된 제1 및 제2 전압이득 조절부를 통해 제3 차동 입력 단자 쌍으로 피드백시킨다.
핵심 해석 (core_interpretation)
가변이득증폭기의 단위 셀들이 이득 제어 전압에 따라 입력 및 네거티브 피드백 신호를 증폭하며, 각 셀 내부에서 제1 트랜스컨덕터는 저항을, 제2 트랜스컨덕터는 전압이득 조절부를 이용한 피드백 구조를 통해 이득을 조절한다.