플래시 메모리 셀 스트링, 셀 소자, 및 그 제조 방법 document_id 1020070126674

[청구항 5] 제1항 내지 제4항 중 어느 한 항에 있어서,상기 스위칭 소자는 인접한 셀 소자와 연결되는 쪽의 소스 또는 드레인 영역을 구비하지 아니하며, 상기 스위칭 소자는 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은제어 전극형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 6] 제1항 내지 제4항 중 어느 한 항에 있어서,상기 스위칭 소자는 인접한 셀 소자와 연결되는 쪽의 소스 또는 드레인 영역을 구비하지 아니하며, 상기 스위칭 소자는 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은제어 전극형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 7] 제1항 내지 제4항 중 어느 한 항에 있어서,소자 및 상기 스위칭 소자의 제어 전극의 측면에 절연성 스페이서를 형성하거나, 상기 셀 소자 및 상기 스위칭 소자의 제어 전극의 측면에 절연성 스페이서를 형성하고 상기 절연성 스페이서들의 사이에절연막형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 10] 제8항 내지 제9항 중 어느 한 항에 있어서,상기 스위칭 소자의 소스/드레인 영역은제어전극형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 11] 제8항 내지 제9항 중 어느 한 항에 있어서,상기 스위칭 소자에 있어서, 셀 소자와 연결되는 쪽의 소스 또는 드레인 영역은 상기 스위칭 소자의 제어전극과 겹치지 않게 형성되며, 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은 그소자의제어전극형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 12] 제8항 내지 제9항 중 어느 한 항에 있어서,상기 제어전극의 측면에 절연성 스페이서형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 13] 제8항 내지 제9항 중 어느 한 항에 있어서,상기 스위칭 소자의 소스 및 드레인 영역은 셀 소자의 소스 및 드레인 영역보다 더 높은농도도핑되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 14] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 스위칭 소자의 제어전극 아래에 형성되는 게이트 절연막은 셀 소자와 동일한 투과 절연막, 전하 저장노드 및 컨트롤 절연막으로 구성되거나, 한층또는다층의절연막형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 15] 제1항, 제2항, 제8항, 제9항 중 어느 한 항에 있어서,상기 투과 절연막은 한층 또는 다층의 절연막으로 형성되며, 다층의 절연막으로 형성되는 경우 서로 다른 유전상수와 밴드갭을 가진물질들이루어지는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 16] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 전하저장노드는 한층 또는 한층 이상의 도전성 물질로 형성되고,상기 전하저장노드가 다층으로 형성되는 경우, 식각 선택비가 다른 2 종류 또는 그 이상의 도전성 물질로 구성되되, 식각 선택비가 큰 반도체 물질을 셀 스트링 방향이나 워드라인 방향 또는 양 방향 모두에서선택적더식각하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 17] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 전하저장노드는 한층 또는 한층 이상의 절연박막으로 형성되고, 상기 절연박막은 질화막 또는 금속산화물을 포함하며,상기 다층의 절연물질로 형성된 전하저장노드는 유전상수나 밴드갭이 서로 다른물질들형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 18] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 컨트롤 절연막은 단층 또는 다층의 절연막으로 구성될 수 있으며, 다층으로 구성되는 경우 유전상수나 밴드갭이 서로 다른물질들구성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 19] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 제어전극은 단층이나 다층의 도전성 물질로 구성되고, 다층으로 구성되는 경우 서로 다른 일함수를 갖는 도전성 물질들로 구성될 수 있으며,상기 제어전극을 구성하는 물질로는 높은 농도의 p 형이나 n 형으로 도우핑된 si, 폴리 si, 폴리 ge, 폴리 sige, 아몰퍼스 si, 아몰퍼서 ge, 아몰퍼스 sige, 금속산화물, 금속, 금속질화물, 실리사이드 중에서하나또는둘이상으로이루어지는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 20] 제8항, 제9항 중 어느 한 항에 있어서,상기 소스 및 드레인 영역은 셀 소자 및/또는 스위칭 소자에 존재하되 상기 소스 및 드레인 영역의 인접한 제어 전극과의 이격 거리는 0.1 nm ~ 100 nm이며, 상기 소스 및 드레인 접합의 깊이는 반도체 기판의 표면으로부터 2 nm ~ 100 nm범위형성된것을특징으로 하는플래시 메모리 셀 스트링. [청구항 21] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 제어전극 아래에 형성되는 채널의 도우핑 농도는 채널이 아닌부분의도우핑농도형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 22] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 매몰 절연막 위에 단결정 반도체 박막이 형성되고, 상기 반도체 박막의 두께는 1 nm ~ 100 nm범위형성된것을특징으로 하는플래시 메모리 셀 스트링. [청구항 23] 제1항, 제2항, 제3항, 제4항, 제8항 및 제9항 중 어느 한 항에 있어서,상기 바디의 폭은 채널이 형성되는 표면에서 반도체 기판으로 가면서 일정하거나 선형 또는 비선형으로 변하거나 또는 바디의 상부에서는 일정하다가 하부에서 점차 증가하도록형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 24] 제1항, 제2항, 제3항, 제4항, 제8항 및 제9항 중 어느 한 항에 있어서,상기 스위칭 소자의 제어전극 길이는 셀소자의제어 전극의길이형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 26] 제25항에 있어서,소자와 연결되지 않는 쪽에 형성된 소스 또는 드레인은제어 전극형성되는것을특징으로 하는플래시 메모리 셀 스트링의 스위칭 소자. [청구항 31] 제29항 내지 제30항 중 어느 한 항에 있어서,상기 전하저장노드는 한층 또는 한층 이상의 도전성 물질로 형성되고,상기 전하저장노드가 다층으로 형성되는 경우, 식각 선택비가 다른 2 종류 또는 그 이상의 도전성 물질로 구성되되, 식각 선택비가 큰 반도체 물질을 셀 스트링 방향이나 워드라인 방향 또는 양 방향 모두에서선택적더식각하는것을특징으로 하는플래시 메모리 셀 스트링의 셀 소자. [청구항 32] 제29항 내지 제30항 중 어느 한 항에 있어서,상기 전하저장노드는 한층 또는 2층 이상의 절연박막으로 형성되고, 상기 절연박막은 질화막 또는 금속산화물을 포함하며,상기 전하저장노드가 다층의 절연물질로 형성되는 경우 유전상수나 밴드갭이 서로 다른물질들형성되는것을특징으로 하는플래시 메모리 셀 스트링의 셀 소자. [청구항 33] 제29항 내지 제30항 중 어느 한 항에 있어서,상기 제어전극 아래의 반도체 영역에 단결정의 반도체 박막이 매몰되어형성되는것을특징으로 하는플래시 메모리 셀 스트링의 셀 소자.