ＤＬＬ 회로 및 그 제어 방법 document_id 1020070127474

[청구항 1] 동작 시작 신호가 인에이블 되면 기준 클럭의 소정의 주기 동안 초기 동작 신호를 인에이블 시키는 초기 동작 설정 수단 상기 초기 동작 신호가 인에이블 되면 초기 설정 코드를 지연 제어 코드로서 출력하고, 상기 초기 동작 신호가 디스에이블 되면 위상 비교 신호에 응답하여 상기 지연 제어 코드의 논리값을 조정하는 쉬프트 레지스터 상기 초기 동작 신호 및 상기 지연 제어 코드에 응답하여 상기 기준 클럭 또는 피드백 클럭을 지연시켜 복수 개의 단위 지연 클럭을 생성하는 지연 라인; 및 상기 기준 클럭과 상기 복수 개의 단위 지연 클럭에 응답하여 상기 초기 설정 코드를 생성하는 초기 지연 모니터링 수단 을 포함하며, 상기 지연 라인은, 상기 초기 동작 신호가 인에이블 되면 상기 피드백 클럭을 지연시켜 상기 복수 개의 단위 지연 클럭을 생성하여 상기 초기 지연 모니터링 수단에 전달하고, 상기 초기 지연 모니터링 수단은, 상기 복수 개의 단위 지연 클럭과 상기 기준 클럭의 위상을 각각 비교하여 상기 피드백 클럭의 초기 위상을 모니터링하고, 상기 기준 클럭과 상기 피드백 클럭의 위상차가 최소화되도록 하는 상기 지연 라인의 최초 지연값을 설정하기 위한 상기 초기 설정 코드를 생성하는 것을 특징으로 하는 dll(delay locked loop) 회로 [청구항 4] 제 1 항에 있어서,상기 쉬프트 레지스터는,상기 위상 비교 신호에 응답하여 카운팅 동작을 수행하여 복수 비트의 카운트 신호를 출력하는 카운팅부;상기 복수 비트의 카운트 신호를 디코딩하여 위상 디코딩 코드를 출력하는 디코딩부;상기 초기 동작 신호에 응답하여 상기 위상 디코딩 코드 또는 상기 초기 설정 코드를 선택적으로 출력하는 먹스부; 및상기 먹스부의 출력 신호를 래치하고 상기 지연 제어 코드로서 출력하는래치부포함하는것을특징으로 하는dll 회로. [청구항 6] 제 1 항에 있어서,상기 지연 라인은 직렬 연결된 복수 개의 단위 지연부를 포함하며,상기 복수 개의 단위 지연부 중 가장 앞 단의 단위 지연부는 상기 초기 동작 신호 및 기 설정된 한 비트의 상기 지연 제어 코드에 응답하여 상기 기준 클럭 또는 상기 피드백 클럭을 지연시키고, 가장 뒷 단의 단위 지연부는 반전된 상기 초기 동작 신호 및 기 설정된 한 비트의 상기 지연 제어 코드에 응답하여 상기 기준 클럭 또는 앞 단의 단위 지연부의 출력 신호를 지연시키며, 나머지 단위 지연부는 각각 외부 공급전원 및 기 설정된 한 비트의 상기 지연 제어 코드에 응답하여 상기 기준 클럭 또는 앞 단의 단위 지연부의 출력 신호를 지연시키도록 구성되어,각각의 단위 지연부는 각각 상기 단위 지연 클럭을 한개씩출력하는것을특징으로 하는dll 회로. [청구항 8] 제 1 항에 있어서,상기 초기 지연 모니터링 수단은,상기 기준 클럭과 상기 복수 개의 단위 지연 클럭의 위상을 각각 비교하여 초기 위상 코드를 생성하는 초기 위상 정보 추출부; 및상기 초기 위상 코드를 디코딩하여 상기 초기 설정 코드를 출력하는디코딩부포함하는것을특징으로 하는dll 회로. [청구항 9] 제 1 항에 있어서,외부 클럭을 버퍼링하여 상기 기준 클럭을 생성하는 클럭 입력 버퍼;상기 지연 라인으로부터 출력되는 마지막 번째의 상기 단위 지연 클럭을 파인 지연시켜 지연 클럭을 생성하는 파인 지연 수단;상기 지연 클럭을 소정 시간 지연시켜 상기 피드백 클럭을 생성하는 지연 보상 수단; 및상기 기준 클럭과 상기 피드백 클럭의 위상을 비교하여 상기 위상 비교 신호를 생성하는 위상 비교 수단;을추가포함하는것을특징으로 하는dll 회로. [청구항 10] 초기 동작시 피드백 클럭을 지연시켜 복수 개의 단위 지연 클럭을 생성하는 지연 라인 상기 복수 개의 단위 지연 클럭과 기준 클럭의 위상을 각각 비교함에 따라, 상기 피드백 클럭의 초기 위상을 모니터링하여 초기 설정 코드를 생성하는 초기 지연 모니터링 수단; 및 상기 초기 동작시 상기 초기 설정 코드를 지연 제어 코드로서 상기 지연 라인에 전달하여 상기 지연 라인이 상기 기준 클럭에 부여하는 최초 지연값을 설정하는 쉬프트 레지스터 를 포함하는 것을 특징으로 하는 dll(delay locked loop) 회로 [청구항 11] 제 10 항에 있어서,상기 지연 라인으로부터 출력되는 마지막 번째의 상기 단위 지연 클럭을 파인 지연시켜 지연 클럭을 생성하는 파인 지연 수단;을추가포함하는것을특징으로 하는dll 회로. [청구항 12] 제 10 항에 있어서,상기 지연 라인은, 상기 초기 동작시 상기 기준 클럭을 지연시켜 상기 복수 개의 단위 지연 클럭 중 마지막 번째의 단위 지연 클럭을 생성하며,상기 피드백 클럭은 상기 마지막 번째의 단위 지연 클럭에 대한 지연 동작을 통해 생성된클럭인것을특징으로 하는dll 회로. [청구항 13] 제 12 항에 있어서,상기 초기 동작은 초기 동작 신호의 인에이블 여부에 따라 정의되며,상기 지연 라인은 직렬 연결된 복수 개의 단위 지연부를 포함하고,상기 복수 개의 단위 지연부 중 가장 앞 단의 단위 지연부는 상기 초기 동작 신호 및 기 설정된 한 비트의 상기 지연 제어 코드에 응답하여 상기 기준 클럭 또는 상기 피드백 클럭을 지연시키며, 가장 뒷 단의 단위 지연부는 반전된 상기 초기 동작 신호 및 기 설정된 한 비트의 상기 지연 제어 코드에 응답하여 상기 기준 클럭 또는 앞 단의 단위 지연부의 출력 신호를 지연시키고, 나머지 단위 지연부는 각각 외부 공급전원 및 기 설정된 한 비트의 상기 지연 제어 코드에 응답하여 상기 기준 클럭 또는 앞 단의 단위 지연부의 출력 신호를 지연시키도록 구성되어,각각의 단위 지연부는 각각 상기 복수 개의 단위 지연 클럭을 한개씩출력하는것을특징으로 하는dll 회로. [청구항 14] 제 10 항에 있어서,상기 초기 지연 모니터링 수단은,상기 기준 클럭과 상기 복수 개의 단위 지연 클럭의 위상을 각각 비교하여 초기 위상 코드를 생성하는 초기 위상 정보 추출부; 및상기 초기 위상 코드를 디코딩하여 상기 초기 설정 코드를 출력하는디코딩부포함하는것을특징으로 하는dll 회로. [청구항 15] 제 13 항에 있어서,상기 쉬프트 레지스터는, 상기 초기 동작 신호가 디스에이블 되면 위상 비교 신호에 응답하여상기지연제어 코드의논리값조정하는것을특징으로 하는dll 회로. [청구항 16] 제 15 항에 있어서,상기 쉬프트 레지스터는,상기 위상 비교 신호에 응답하여 카운팅 동작을 수행하여 복수 비트의 카운트 신호를 출력하는 카운팅부;상기 복수 비트의 카운트 신호를 디코딩하여 위상 디코딩 코드를 출력하는 디코딩부;상기 초기 동작 신호에 응답하여 상기 위상 디코딩 코드 또는 상기 초기 설정 코드를 선택적으로 출력하는 먹스부; 및상기 먹스부의 출력 신호를 래치하고 상기 지연 제어 코드로서 출력하는래치부포함하는것을특징으로 하는dll 회로. [청구항 17] 제 13 항에 있어서,동작 시작 신호가 인에이블 되면 상기 기준 클럭의 소정의 주기 동안 상기 초기 동작 신호를 인에이블 시키는 초기 동작 설정 수단;을추가포함하는것을특징으로 하는dll 회로. [청구항 18] 제 15 항에 있어서,외부 클럭을 버퍼링하여 상기 기준 클럭을 생성하는 클럭 입력 버퍼;상기 지연 라인으로부터 출력되어 생성된 클럭을 소정 시간 지연시켜 상기 피드백 클럭을 생성하는 지연 보상 수단; 및상기 기준 클럭과 상기 피드백 클럭의 위상을 비교하여 상기 위상 비교 신호를 생성하는 위상 비교 수단;을추가포함하는것을특징으로 하는dll 회로.