디지털 업다운 컨버터용 필터, 인터폴레이션 필터, 및데시메이션 필터 document_id 1020070141745

[청구항 1] 제1 샘플링 주파수로 입력되는 i신호 및 q신호에 대해 n배 업 샘플링을 행하는 m탭 인터폴레이션 필터에 있어서, 상기 제1 샘플링 주파수에 해당하는 주기마다 상기 i신호 및 q신호를 상기 주기만큼 연속적으로 지연시키는 지연부 상기 지연된 i신호 또는 q신호를 상기 제1 샘플링 주파수의 2n배에 해당하는 클락마다 m/(2×n)개씩 선택하는 지연 신호 선택부 상기 클락마다 상기 선택된 i신호 또는 q신호에 해당하는 필터계수를 선택하는 필터계수 선택부; 및 상기 선택된 i신호 또는 q신호와 상기 선택된 필터계수의 곱을 통해 부분합을 산출하고, 상기 부분합의 전체합을 통해 필터링 결과값을 산출하는 누산부 를 포함하는 것을 특징으로 하는 인터폴레이션 필터 [청구항 2] 제1항에 있어서,상기 지연 신호 선택부는 상기 지연된 i신호를 2번 선택한 후 상기 지연된 q신호를 2번 선택하는과정을반복적수행하는것을특징으로 하는인터폴레이션 필터. [청구항 3] 제1항에 있어서,상기 지연 신호 선택부에 의해 2번 연속적으로 선택되는 상기 i신호 또는 q신호에 있어서, 상기 누산부는 1번째 선택된 i신호 또는 q신호에 대한 부분합을 저장한 후, 2번째 선택된 i신호 또는 q신호에 대한 부분합을 산출하여 저장된 부분합과 더함으로써상기전체합산출하는것을특징으로 하는인터폴레이션 필터. [청구항 4] 제1항에 있어서,상기 누산부는 m/(2×n)개의 승산기를 사용하여상기필터링결과값산출하는것을특징으로 하는인터폴레이션 필터. [청구항 5] 제1항에 있어서,상기 누산부는 상기 업 샘플링에 해당하는 주기에 따라 상기 필터링 결과값인 i신호와 q신호를 번갈아 가며직렬출력하는것을특징으로 하는인터폴레이션 필터. [청구항 6] 제1항에 있어서,입력 심볼의 i신호 및 q신호를 병렬(parallel)로 분리하여 출력함으로써 상기 입력되는 i신호 및 q신호를 생성하는직병렬부더포함하는것을특징으로 하는인터폴레이션 필터. [청구항 7] 제6항에 있어서,상기 누산부에서 출력되는 i신호 및 q신호를 사용하여 상기 입력 심볼에 대해 상기 업 샘플링에 해당하는 주기로 리얼(real) 심볼을 생성하는제1컨버팅부더포함하는것을특징으로 하는인터폴레이션 필터. [청구항 8] 제1항에 있어서,상기 누산부에서 출력되는 i신호 또는 q신호를 수신하여 특정 비트수를 가진 i신호 및 q신호를 출력하는 유효 비트수 설정부더포함하는것을특징으로 하는인터폴레이션 필터. [청구항 9] 제1항에 있어서,상기 필터링 결과값은 fir필터링값인것을특징으로 하는인터폴레이션 필터. [청구항 10] 제1항에 있어서,상기 지연부는 상기 입력된 i신호 또는 q신호를 각각 m/n개의 쉬프트 레지스터를 이용하여지연시키는것을특징으로 하는인터폴레이션 필터. [청구항 11] 제1항에 있어서,상기 누산부는 상기 지연 신호 선택부의 입력을 상기 클락을 이용하는 쉬프트 레지스터(shift register)를 통해지연시키는것을특징으로 하는인터폴레이션 필터. [청구항 12] 제1 샘플링 주파수로 입력되는 i신호 및 q신호에 대해 n배 업 샘플링을 행하는 m탭 인터폴레이션 필터에 있어서, 상기 제1 샘플링 주파수에 해당하는 주기마다 상기 i신호 및 q신호를 상기 주기만큼 연속적으로 지연시키는 지연부 상기 지연된 i신호 또는 q신호를 상기 제1 샘플링 주파수의 k×n배에 해당하는 클락마다 m/(k×n)개씩 선택하는 지연 신호 선택부 상기 클락마다 상기 선택된 i신호 또는 q신호에 해당하는 필터계수를 선택하는 필터계수 선택부; 및 상기 선택된 i신호 또는 q신호와 상기 선택된 필터계수의 곱을 통해 부분합을 산출하고, 상기 부분합의 전체합을 통해 fir 필터링 결과값을 산출하는 누산부 를 포함하는 것을 특징으로 하는 인터폴레이션 필터 [청구항 13] 제12항에 있어서,상기 지연 신호 선택부는 상기 지연된 i신호를 k번 선택한 후 상기 지연된 q신호를 k번 선택하는과정을반복적수행하는것을특징으로 하는인터폴레이션 필터. [청구항 14] 제12항에 있어서,상기 지연 신호 선택부에 의해 k번 연속적으로 선택되는 상기 i신호 또는 q신호에 있어서, 상기 누산부는 1번째 선택된 i신호 또는 q신호에 대한 부분합부터 k번째 선택된 i신호 또는 q신호에 대한 부분합까지 누적하여 저장함으로써상기전체합산출하는것을특징으로 하는인터폴레이션 필터. [청구항 15] 제12항에 있어서,상기 누산부는 m/(k×n)개의 승산기를 사용하여상기필터링결과값산출하는것을특징으로 하는인터폴레이션 필터. [청구항 16] 제1 샘플링 주파수로 입력되는 i신호 및 q신호에 대해 1/n배 다운 샘플링을 행하는 m탭 데시메이션 필터에 있어서, 상기 제1 샘플링 주파수의 1/2배에 해당하는 주기 마다 상기 i신호 및 q신호를 연속적으로 지연시키는 지연부 상기 지연된 i신호 또는 q신호를 상기 제1 샘플링 주파수의 2배에 해당하는 클락마다 m/(2n)개씩 선택하는 지연 신호 선택부 상기 클락마다 상기 선택된 i신호 또는 q신호에 해당하는 필터계수를 선택하는 필터계수 선택부; 및 상기 선택된 i신호 또는 q신호와 상기 선택된 필터계수의 곱을 통해 부분합을 산출하고, 상기 부분합의 전체합을 통해 필터링 결과값을 산출하는 누산부 를 포함하는 것을 특징으로 하는 데시메이션 필터 [청구항 17] 제16항에 있어서,상기 지연 신호 선택부는 상기 지연된 i신호를 6번 선택한 후 상기 지연된 q신호를 6번 선택하는과정을반복적수행하는것을특징으로 하는데시메이션 필터. [청구항 18] 제16항에 있어서,상기 지연 신호 선택부에 의해 m/(2n)번 연속적으로 선택되는 상기 i신호 또는 q신호에 있어서, 여기서 상기 m/(2n)은 6이며, 상기 누산부는 1번째 선택된 i신호 또는 q신호에 대한 부분합부터, 6번째 선택된 i신호 또는 q신호까지 부분합들까지 누적하여 저장함으로써상기전체합산출하는것을특징으로 하는데시메이션 필터. [청구항 19] 제16항에 있어서,상기 누산부는 m/(2n)개의 승산기를 사용하여상기필터링결과값산출하는것을특징으로 하는데시메이션 필터. [청구항 20] 제16항에 있어서,상기 누산부는 상기 다운 샘플링에 해당하는 주기에 따라 필터링된 i신호와 q신호를 번갈아 가며직렬출력하는것을특징으로 하는데시메이션 필터. [청구항 21] 제16항에 있어서,직렬로 입력되는 리얼 심볼을 사용하여 상기 제1 샘플링 주파수로 입력되는 i신호 및 q신호를 생성하는제2컨버팅부더포함하는것을특징으로 하는데시메이션 필터. [청구항 22] 제16항에 있어서,상기 누산부에서 출력되는 i신호 또는 q신호를 수신하여 특정 비트수를 가진 i신호 및 q신호를 출력하는 유효 비트수 설정부더포함하는것을특징으로 하는데시메이션 필터. [청구항 23] 제16항에 있어서,상기 필터링 결과값은 fir필터링값인것을특징으로 하는데시메이션 필터. [청구항 24] 제16항에 있어서,상기 지연부는 상기 입력된 i신호 또는 q신호를 각각 m/2의 쉬프트 레지스터를 이용하여지연시키는것을특징으로 하는데시메이션 필터. [청구항 25] 제1 샘플링 주파수로 입력되는 i신호 및 q신호에 대해 1/n배 다운 샘플링을 행하는 m탭 데시메이션 필터에 있어서, 상기 제1 샘플링 주파수의 1/2배에 해당하는 주기 마다 상기 i신호 및 q신호를 상기 주기만큼 연속적으로 지연시키는 지연부 상기 지연된 i신호 또는 q신호를 상기 제1 샘플링 주파수의 2k배에 해당하는 클락마다 m/(k×n)개씩 선택하는 지연 신호 선택부 상기 클락마다 상기 선택된 i신호 또는 q신호에 해당하는 필터계수를 선택하는 필터계수 선택부; 및 상기 선택된 i신호 또는 q신호와 상기 선택된 필터계수의 곱을 통해 부분합을 산출하고, 상기 부분합의 전체합을 통해 fir 필터링 결과값을 산출하는 누산부 를 포함하는 것을 특징으로 하는 데시메이션 필터 [청구항 26] 제1 샘플링 주파수로 입력되는 제1 신호에 대해 n배 업 샘플링을 수행하거나 제2 샘플링 주파수로 입력되는 제2 신호에 대해 1/n배 다운 샘플링을 수행하는 m탭 디지털 업다운 컨버터용 필터에 있어서, 상기 제1 신호를 상기 제1 샘플링 주파수에 해당하는 제1 주기마다 상기 제1 주기만큼 연속적으로 지연시키고, 제2 신호를 제2 샘플링 주파수의 1/2배에 해당하는 주기마다 연속적으로 지연시키는 지연부 상기 지연된 제1 신호 및 제2 신호는 각각 i신호 및 q신호를 포함하되, 상기 i신호 또는 q신호를 상기 제1 샘플링 주파수의 2n배에 해당하는 클락마다 m/(2n)개씩 선택하는 지연 신호 선택부 상기 클락마다 상기 선택된 i신호 또는 q신호에 해당하는 필터계수를 선택하는 필터계수 선택부; 및 상기 선택된 i신호 또는 q신호와 상기 선택된 필터계수의 곱을 통해 부분합을 산출하고, 상기 부분합의 전체합을 통해 필터링 결과값을 산출하는 누산부 를 포함하는 것을 특징으로 하는 디지털 업다운 컨버터용 필터 [청구항 27] 제26항에 있어서,상기 지연 신호 선택부에 의해 2번 연속적으로 선택되는 상기 제1 신호의 i신호 또는 q신호에 있어서, 상기 누산부는 1번째 선택된 상기 제1 신호의 i신호 또는 q신호에 대한 부분합을 저장한 후, 2번째 선택된 상기 제1 신호의 i신호 또는 q신호에 대한 부분합을 산출하여 상기 저장된 부분합과 더함으로써 상기 전체합을 산출하는 것을 특징으로 하는 디지털업다운컨버터용 필터. [청구항 28] 제26항에 있어서,상기 지연 신호 선택부에 의해 6번 연속적으로 선택되는 상기 제1 신호의 i신호 또는 q신호에 있어서, 상기 누산부는 1번째 선택된 상기 제1 신호의 i신호 또는 q신호에 대한 부분합으로부터, 6번째 선택된 상기 제1 신호의 i신호 또는 q신호에 대한 부분합까지 누적하여 저장함으로써 상기 전체합을 산출하는 것을 특징으로 하는 디지털업다운컨버터용 필터. [청구항 29] 제26항에 있어서,상기 누산부는 m/(2n)개의 승산기를 사용하여 상기 필터링 결과값을 산출하는 것을 특징으로 하는 디지털업다운컨버터용 필터. [청구항 30] 제26항에 있어서,상기 누산부는 상기 업 샘플링 또는 다운 샘플링에 해당하는 주기에 따라 상기 필터링 결과값의 i신호와 q신호를 번갈아 가며 직렬로 출력하는 것을 특징으로 하는 디지털업다운컨버터용 필터. [청구항 31] 제26항에 있어서,상기 누산부에서 출력되는 i신호 또는 q신호를 수신하여 특정 비트수를 가진 i신호 및 q신호를 출력하는 유효 비트수 설정부를 더 포함하는 것을 특징으로 하는 디지털업다운컨버터용 필터. [청구항 32] 제26항에 있어서,상기 필터링 결과값은 fir 필터링 값인 것을 특징으로 하는 디지털업다운컨버터용 필터.