연직의 유자형 트랜지스터를 구비하는 디램 셀 document_id 1020077007275

[청구항 30] 제29항의 집적회로에 있어서,상기 제2 트렌치는 워드라인트렌치인집적회로. [청구항 31] 제29항의 집적회로에 있어서,상기 제1 트렌치는 산화물 함유 물질충전된집적회로. [청구항 32] 제29항의 집적회로에 있어서,상기 제2 트렌치는 게이트 라인구비하는집적회로. [청구항 33] 제29항의 집적회로에 있어서,상기 반도체 기판은 에피택셜 실리콘 층구비하는집적회로. [청구항 35] 제34항의 메모리 셀에 있어서,상기 디지트 라인은 상기 반도체 기판의 위위치하는메모리 셀. [청구항 36] 제34항의 메모리 셀에 있어서,상기 메모리 저장 장치는 상기 제1 기둥 위위치하는메모리 셀. [청구항 37] 제36항의 메모리 셀에 있어서,상기 저장 장치는커패시터인메모리 셀. [청구항 38] 제34항의 메모리 셀에 있어서,상기 메모리 셀과 통신하는 프로세서더 포함하는메모리 셀. [청구항 39] 제34항의 메모리 셀에 있어서,상기u자형 트랜지스터의 대향하는 측면을 따라 형성되며 상기 트렌치와 실질적으로 수직인 게이트 라인과,상기 트렌치를 실질적으로 충전하는 절연 물질더 포함하는메모리 셀. [청구항 40] 제34항의 메모리 셀에 있어서,상기u자형 트랜지스터의 반대편 측면을 따라 형성되며 상기 트렌치와 실질적으로 수직인 게이트 라인과,상기 트렌치를 실질적으로 충전하며 상기 게이트 라인과 전기적으로 연결되는 전도성 게이트 물질더 포함하는메모리 셀. [청구항 42] 제41항의 반도체 구조물에 있어서,돌출부는 상기 다수의 돌출부를 지지하는 반도체 기판 내의 깊은 트렌치에 의해 상기 칼럼의 하나에서 인접한 돌출부분리되는반도체 구조물. [청구항 43] 제42항의 반도체 구조물에 있어서,돌출부는 제1 기둥과 제2 기둥을 갖는 u자형 구조를 구비하며, 상기 제1 기둥은 제2 기둥과 얕은 트렌치에 의해 분리되고, 상기 제1 기둥은 상기 반도체 기판 외부로 연장된 채널 베이스 세그먼트에 의해 상기 제2 기둥연결된반도체 구조물. [청구항 44] 제43항의 반도체 장치에 있어서,상기 제1 기둥은 제1 소스/드레인 영역을 구비하며, 상기 제2 기둥은 제2 소스/드레인 영역구비하는반도체 구조물. [청구항 46] 제45항의 전자 장치에 있어서,상기 제1 소스/드레인 영역에 전기적으로 연결되는 메모리 저장 장치와,상기 제2 소스/드레인 영역에 전기적으로 연결되는 디지트 라인더 포함하는전자 장치. [청구항 49] 제47항의 방법에 있어서,상기u자형 트랜지스터는 디램의 일부포함하는u자형 트랜지스터. [청구항 56] 제55항의 반도체 구조물에 있어서,트렌치는 절연 물질로 충전되어 2면 u자형 트랜지스터형성하는반도체 구조물. [청구항 57] 제55항의 반도체 구조물에 있어서,트렌치는 게이트 전극 물질로 충전되어 3면 u자형 트랜지스터형성하는반도체 구조물.