통상의 ＣＭＯＳ 프로세스에서 ＣＣＤ들의 제조 document_id 1020077022768

[청구항 32] 제 31 항에 있어서,상기 단일층 폴리실리콘ccd 게이트들은 상기 단일층 폴리실리콘 ccd 게이트들을 통해 상기 도펀트가 추가로 확산되도록 어닐링되는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 33] 제 31 항에 있어서,상기 도펀트는 이온 주입에 의해 인가되는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 34] 제 31 항에 있어서,상기 도펀트는 상기 단일층 폴리실리콘 ccd 게이트들 중 하나 이상에 대해 p-형인,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 35] 제 31 항에 있어서,상기 도펀트는 상기 단일층 폴리실리콘 ccd 게이트들 중 하나 이상에 대해 n-형인,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 36] 제 31 항에 있어서,상기 단일층 폴리실리콘ccd 게이트들은 상기 기판 위로 돌출(raise)되는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 37] 제 31 항에 있어서,상기 기판 상의 그 밖의 다른 곳에(elsewhere) 하나 이상의 n-형 또는 p-형 전계 효과 트랜지스터들을 추가로 포함하는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 38] 제 31 항에 있어서,저농도로 도핑된 성작직후(as-grown) 기판이 사용되는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 39] 제 31 항에 있어서,상기cmos 프로세스의 일부인 추가의 이온주입을 추가로 포함하는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 40] 제 39 항에 있어서,상기 추가의 이온주입은 소스-드레인 연장 이온주입 및 저농도로-도핑된 드레인 이온주입으로 이루어진 그룹에서 선택되는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 41] 제 31 항에 있어서,상기 단일층 폴리실리콘ccd 게이트들은 도펀트 분위기에서 형성되는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 42] 제 31 항에 있어서,트랜지스터들을 형성하는데 이용되는 소스/드레인 구조물이 상기 ccd 채널로 전하의 주입 또는 추출을 위해 상기 단일층 폴리실리콘 ccd 게이트들 중 적어도 하나의 부근에 배치되는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 43] 제 31 항에 있어서,상기 기판상의 그 밖의 다른 곳에(elsewhere) 형성되는 nfet들 및 pfet들을 포함하는 상보형 금속 산화물 반도체(cmos) 회로들을 추가로 포함하는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 44] 제 31 항에 있어서,적어도 하나의 단일층 폴리실리콘ccd 게이트 상에 형성되는 금속 실리사이드 영역을 추가로 포함하는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 45] 제 44 항에 있어서,금속 실리사이드 패턴은 상기 갭들 중 적어도 하나에서 실리사이드 형성을 추가로 방지하는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 46] 제 44 항에 있어서,금속 실리사이드 패턴은 상기 기판상의 레지스터들을 한정하는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 47] 제 44 항에 있어서,금속 실리사이드 패턴은 상기 단일층 폴리실리콘 ccd 게이트들 중 적어도 하나의 주변부의 적어도 일부 위로 실리사이드 형성을 추가로 방지하는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 48] 제 31 항에 있어서,소스-드레인-연장 스페이서 절연체가 인접한 게이트들 간의 상기 갭들을 충진시키고(fill) 상기 갭들 내에는 형성되지 않지만 상기 게이트들 상에는 실리사이드가 형성되도록 하나 이상의 단일층 폴리실리콘 ccd 게이트들이 서로 충분히 가깝게 있는,상보형금속 산화물반도체프로세스에의해형성된전하-결합 소자(ccd) 장치. [청구항 50] 제 49 항에 있어서,상기 다수의 단일층 폴리실리콘ccd 게이트들 각각에 선택적으로 인가되는 도펀트를 추가포함하는,전하-결합 소자(ccd) 장치. [청구항 51] 제 50 항에 있어서,상기 단일층 폴리실리콘ccd 게이트들은 상기 단일층 폴리실리콘 ccd 게이트들을 통해 상기 도펀트가추가확산되도록어닐링되는,전하-결합 소자(ccd) 장치. [청구항 52] 제 50 항에 있어서,상기 도펀트는이온주입에의해인가되는,전하-결합 소자(ccd) 장치. [청구항 53] 제 50 항에 있어서,상기 기판상에 배치되는 하나 이상의 n-형 또는 p-형 전계 효과 트랜지스터들을 추가포함하는,전하-결합 소자(ccd) 장치. [청구항 54] 제 50 항에 있어서,이온주입이 소스-드레인 연장 및 저농도로-도핑된 드레인 중 적어도 하나제공되는,전하-결합 소자(ccd) 장치. [청구항 55] 제 49 항에 있어서,상기 단일층 폴리실리콘ccd 게이트들은 도펀트 분위기형성되는,전하-결합 소자(ccd) 장치. [청구항 56] 제 49 항에 있어서,소스/드레인 구조물이 ccd 채널로 또는 ccd 채널로부터 전하의 주입 또는 추출을 위해 적어도 하나의 단일층 폴리실리콘 ccd게이트인접하게위치되는,전하-결합 소자(ccd) 장치. [청구항 57] 제 49 항에 있어서,상기ccd 소자와 동일한 상기 기판 상에 상기 ccd 소자와 떨어져서 형성된 상보형 금속 산화물 반도체(cmos) 회로들에 공통적으로 사용되는 하나 이상의 소자들을 추가포함하는,전하-결합 소자(ccd) 장치. [청구항 58] 제 31 항에 있어서,상기 자연 활성 영역은 상기 기판에 대한 개시 물질(starting material)과 동일한 도핑 레벨갖는,전하-결합 소자(ccd) 장치. [청구항 59] 제 31 항에 있어서,상기 자연 활성 영역은 상기 cmos 프로세스에서 형성된 자연 전계 효과 트랜지스터들과 동일한 도핑 레벨갖는,전하-결합 소자(ccd) 장치. [청구항 60] 제 31 항에 있어서,상기 자연 활성 영역과 상기 게이트 산화물층 사이에 에피택셜층배치되는,전하-결합 소자(ccd) 장치.