소수 운반자 주입이 억제된 실리콘 카바이드 정션 장벽쇼트키 다이오드 document_id 1020077028671

[청구항 2] 제1 항에 있어서,상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 제1 및 제2 영역들은 p-형 실리콘 카바이드포함하는실리콘 카바이드 쇼트키 다이오드. [청구항 3] 제2 항에 있어서,상기 제2 영역의 실리콘 카바이드는 상기 드리프트 영역으로 0.01 로부터 0.5 ㎛까지 확장되고, 상기 제1 영역의 실리콘 카바이드는 상기 드리프트 영역으로 0.1 로확장되는실리콘 카바이드 쇼트키 다이오드. [청구항 4] 제2 항에 있어서,상기 제2 영역의 실리콘 카바이드는 1×1015㎝-3 로부터 5×1018㎝-3 의 표면 도핑 농도갖는실리콘 카바이드 쇼트키 다이오드. [청구항 5] 제2 항에 있어서,상기 드리프트 영역은 제1 n-형 실리콘 카바이드 에피택셜층포함하는실리콘 카바이드 쇼트키 다이오드. [청구항 6] 제5 항에 있어서,상기제1 n-형 실리콘 카바이드 에피택셜층의 운반자 (carrier) 농도보다 더 큰 운반자 농도를 갖는 n-형 실리콘 카바이드 기판을 더 포함하고, 상기 제1 n-형 실리콘 카바이드 에피택셜층은 상기 n-형 실리콘 카바이드 기판 위배치된실리콘 카바이드 쇼트키 다이오드. [청구항 7] 제6 항에 있어서,상기 제1 실리콘 카바이드 에피택셜층과 상기n-형 실리콘 카바이드 기판 사이에 배치된 제2 n-형 실리콘 카바이드 에피택셜층을 더 포함하고, 상기 제2 n-형 실리콘 카바이드 에피택셜층은 상기 제1 n-형 실리콘 카바이드 에피택셜층보다 더 높은 운반자(carrier) 농도갖는실리콘 카바이드 쇼트키 다이오드. [청구항 8] 제6 항에 있어서,상기제1 n-형 실리콘 카바이드 에피택셜층의 반대편에 상기 실리콘 카바이드 기판 위의 오믹 콘택더 포함하는실리콘 카바이드 쇼트키 다이오드. [청구항 9] 제1 항에 있어서,실리콘 카바이드 정션 장벽 영역을 둘러싸는 복수의 플로팅 필드 링들더 포함하는실리콘 카바이드 쇼트키 다이오드. [청구항 11] 제10 항에 있어서,상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택을 더 포함하고,상기 정션 장벽 영역의 상기 내부 pn 정션의 전류 전도를 막기 위하여 상기 다이오드에 통합되는 상기 수단은 상기 정션 장벽 영역의 상기 내부 pn 정션과 상기 쇼트키 콘택 사이의 직렬 쇼트키 다이오드를 포함하되,상기 쇼트키 다이오드는 상기 내부 pn 정션이 순방향으로 바이어스될 때 역방향바이어스되는실리콘 카바이드 정션 장벽 쇼트키(jbs) 다이오드. [청구항 12] 제11 항에 있어서,상기 쇼트키 다이오드는 상기 쇼트키 콘택과 상기 정션 장벽 영역 사이의 쇼트키 정션을 포함하되, 상기 쇼트키 정션은 상기 jbs 다이오드가 순방향으로 바이어스될 때 상기 내부 pn 정션을 통한전류차단하도록충분히 정류하는실리콘 카바이드 정션 장벽 쇼트키(jbs) 다이오드. [청구항 13] 제12 항에 있어서,상기 정션 장벽 영역은 n-형 실리콘 카바이드 드리프트 영역 내의 p-형 실리콘 카바이드 영역들포함하는실리콘 카바이드 정션 장벽 쇼트키(jbs) 다이오드. [청구항 14] 제13 항에 있어서,상기p-형 실리콘 카바이드 영역들은 1×1015㎝-3 로부터 5×1018㎝-3 의 표면 도핑 농도갖는실리콘 카바이드 정션 장벽 쇼트키(jbs) 다이오드. [청구항 15] 제14 항에 있어서,상기p-형 실리콘 카바이드 영역들은 상기 p-형 실리콘 카바이드 영역들의 표면에서보다 상기 p-형 실리콘 카바이드 영역들의 표면 아래의 깊이에서 더 높은 도핑 농도갖는실리콘 카바이드 정션 장벽 쇼트키(jbs) 다이오드. [청구항 16] 제12 항에 있어서,상기p-형 실리콘 카바이드 영역들은상기 다이오드의 상기 n-형 드리프트 영역 안에서 제1 도핑 농도를 갖는 제1 영역의 p-형 실리콘 카바이드; 및상기 드리프트 영역 안에서 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되고, 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 접촉하는 제2 영역의 p-형 실리콘 카바이드를 포함하되, 상기 제2 영역의 p-형 실리콘 카바이드는 상기 제1 도핑 농도보다 작은 제2 도핑 농도를 갖고 상기 쇼트키 콘택과 쇼트키 정류 정션형성하는실리콘 카바이드 정션 장벽 쇼트키(jbs) 다이오드. [청구항 17] 제10 항에 있어서,상기 실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택을 더 포함하고,상기 정션 장벽 영역의 상기 내부 pn 정션의 전류 전도를 막기 위하여 상기 다이오드에 통합되는 상기 수단은 상기 정션 장벽 영역의 상기 내부 pn 정션과 상기 jbs 다이오드의 상기 쇼트키 콘택 사이의 직렬 저항을 포함하되,상기 직렬 저항은 상기 다이오드의 상기 n-형 드리프트 영역 내에 제1 도핑 농도를 갖는 제1 영역의 p-형 실리콘 카바이드 및상기 n-형 드리프트 영역 안에서 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택 사이에 배치되고, 상기 제1 영역의 p-형 실리콘 카바이드와 상기 쇼트키 콘택과 전기적으로 접촉하는 제2 영역의 p-형 실리콘 카바이드에 의하여 제공되되,상기 제2 영역의 p-형 실리콘 카바이드는 상기 제1 도핑 농도보다 작은 제2 도핑 농도를 갖고 상기 쇼트키 콘택과 저항성 콘택형성하는실리콘 카바이드 정션 장벽 쇼트키(jbs) 다이오드. [청구항 18] 제10 항에 있어서,실리콘 카바이드 드리프트 영역 위의 쇼트키 콘택을 더 포함하고,상기 정션 장벽 영역의 내부 pn 정션의 전류 전도를 막기 위하여 상기 다이오드에 통합되는 상기 수단은 정션 장벽 영역과 상기 쇼트키 콘택 사이에 위치한 절연층포함하는실리콘 카바이드 정션 장벽 쇼트키(jbs) 다이오드. [청구항 32] 제31 항에 있어서,상기 제2 이온주입 영역은 상기 쇼트키 콘택에 대하여 저항성 정션형성하는실리콘 카바이드 쇼트키 다이오드. [청구항 33] 제31 항에 있어서,상기 제2 이온주입 영역은 상기 쇼트키 콘택에 대하여 쇼트키 정션형성하는실리콘 카바이드 쇼트키 다이오드. [청구항 34] 제31 항에 있어서,상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 제1 및 제2 영역들은 p-형 실리콘 카바이드포함하는실리콘 카바이드 쇼트키 다이오드. [청구항 35] 제34 항에 있어서,상기 제2 영역의 실리콘 카바이드는 상기 드리프트 영역으로 0.01 로부터 0.5 ㎛까지 확장되고, 상기 제1 영역의 실리콘 카바이드는 상기 드리프트 영역으로 0.1 로확장되는실리콘 카바이드 쇼트키 다이오드. [청구항 36] 제34 항에 있어서,상기 제2 영역의 실리콘 카바이드는 1×1015㎝-3 로부터 5×1018㎝-3 의 표면 도핑 농도갖는실리콘 카바이드 쇼트키 다이오드. [청구항 37] 제31 항에 있어서,상기 드리프트 영역은 제1 n-형 실리콘 카바이드 에피택셜층을 형성하고,상기 제1 n-형 실리콘 카바이드 에피택셜층의 운반자 농도보다 더 큰 운반자 농도를 갖는 n-형 실리콘 카바이드 기판을 더 포함하되, 상기 제1 n-형 실리콘 카바이드 에피택셜층은 상기 n-형 실리콘 카바이드 기판 위배치된실리콘 카바이드 쇼트키 다이오드. [청구항 38] 제37 항에 있어서,상기 제1 실리콘 카바이드 에피택셜층과 상기n-형 실리콘 카바이드 기판 사이에 배치된 제2 실리콘 카바이드 에피택셜층을 더 포함하되, 상기 제2 실리콘 카바이드 에피택셜층은 상기 제1 실리콘 카바이드 에피택셜층보다 더 높은 운반자 농도갖는실리콘 카바이드 쇼트키 다이오드. [청구항 39] 제37 항에 있어서,상기 제1 실리콘 카바이드 에피택셜층의 반대편에 상기 실리콘 카바이드 기판 위의 오믹 콘택더 포함하는실리콘 카바이드 쇼트키 다이오드. [청구항 50] 제49 항에 있어서,상기 드리프트 영역은 n-형 실리콘 카바이드를 포함하고, 상기 실리콘 카바이드 정션 장벽 영역은 p-형 실리콘 카바이드포함하는실리콘 카바이드 쇼트키 다이오드. [청구항 51] 제50 항에 있어서,상기 드리프트 영역은 제1 n-형 실리콘 카바이드 에피택셜층포함하는실리콘 카바이드 쇼트키 다이오드. [청구항 52] 제51 항에 있어서,상기제1 n-형 실리콘 카바이드 에피택셜층의 운반자 농도보다 더 큰 운반자 농도를 갖는 n-형 실리콘 카바이드 기판을 더 포함하고, 상기 제1 n-형 실리콘 카바이드 에피택셜층은 상기 n-형 실리콘 카바이드 기판 위배치된실리콘 카바이드 쇼트키 다이오드. [청구항 53] 제52 항에 있어서,상기 제1 실리콘 카바이드 에피택셜층과 상기n-형 실리콘 카바이드 기판 사이에 배치된 제2 n-형 실리콘 카바이드 에피택셜층을 더 포함하고, 상기 제2 n-형 실리콘 카바이드 에피택셜층은 상기 제1 n-형 실리콘 카바이드 에피택셜층보다 더 높은 운반자 농도갖는실리콘 카바이드 쇼트키 다이오드. [청구항 54] 제52 항에 있어서,상기제1 n-형 실리콘 카바이드 에피택셜층의 반대편에 상기 실리콘 카바이드 기판 위의 오믹 콘택더 포함하는실리콘 카바이드 쇼트키 다이오드.