피모스 트랜지스터를 사용하는 씨모스 이미지 센서 document_id 1020080007515

[청구항 2] 제1항에 있어서,상기 전류 미러부는,제1 바이어스 전압에 응답하여 상기 출력 노드에 흐르는 전류를 미러링하는 전류미러블록; 및제2 바이어스 전압에 응답하여 상기 전류미러블록에 의해서 미러링된 전류를 상기 전류미러 출력 노드로 출력하는 출력블록포함하는씨모스 이미지 센서. [청구항 3] 제1항에 있어서,상기 전류미러블록은,제1 브랜치와 제2 브랜치를 포함하는 전류 미러;상기 전류미러 출력 노드의 전압에 응답하여 상기 제2 브랜치에 흐르는 전류량을 제어하기 위한 제1 제어 스위치; 및상기 제4 스위치의 제1 단자 및 상기 제1 제어 스위치의 제1 단자와 상기 제1 전원전압 사이에 접속되고, 상기 제1 바이어스 전압에 응답하여 상기 전류 미러에 흐르는 전류량을 제어하는 제2 제어 스위치포함하는씨모스 이미지 센서. [청구항 4] 제3항에 있어서,상기 전류 미러는,상기 제2 노드와 상기 제2 전원전압 사이접속되는씨모스 이미지 센서. [청구항 5] 제3항에 있어서,상기 출력블록은,상기 제2 전원전압과 상기 전류미러 출력 노드 사이에 접속되고 상기 제1 브랜치의 전압에 응답하여 게이팅되는 제3 제어 스위치; 및상기 제2 바이어스 전압에 응답하여 상기 전류미러 출력 노드에 흐르는 전류량을 제어하는 제4 제어 스위치포함하는씨모스 이미지 센서. [청구항 6] 제1항에 있어서,상기 제3 스위치는 디플리젼 트랜지스터구현되는씨모스 이미지 센서. [청구항 7] 제1항에 있어서,상기 씨모스 이미지 센서는,상기 출력 노드와 상기 제1 전원전압 사이에 접속되고 상기 출력신호에 응답하여 상기 출력노드가 포함되는 출력라인을 활성화시키는 제5 스위치더 포함하는씨모스 이미지 센서. [청구항 9] 제8항에 있어서,상기 리셋 트랜지스터는 채널 영역의 양단에 각각 소오스/드레인 영역과 상기 채널 영역과 실질적으로 중첩하여 상기 채널 영역 상에 위치하는 게이트를 포함하며, 상기 n-웰과 상기 리셋 트랜지스터의 상기 소오스/드레인 영역은 서로 버팅 콘택을 통해 전기적연결되는씨모스 이미지 센서. [청구항 10] 제8항에 있어서,상기 리셋 트랜지스터, 상기 드라이브 트랜지스터, 및 상기 선택 트랜지스터 각각트랜지스터인씨모스 이미지 센서. [청구항 11] 제8항에 있어서,상기n-웰은,상기 광감지 소자로부터 발생된 오버 플로우 전자에 대해서 오버 플로우 드레인수행하는씨모스 이미지 센서. [청구항 12] 제8항에 있어서,상기 리셋 트랜지스터, 상기 드라이브 트랜지스터, 및 상기 선택 트랜지스터 각각은 상기 동일 n-웰에일렬배치될수있는씨모스 이미지 센서. [청구항 14] 제13항에 있어서,상기 리셋 트랜지스터는 채널 영역의 양단에 각각 소오스/드레인 영역과 상기 채널 영역과 실질적으로 중첩하여 상기 채널 영역 상에 위치하는 게이트를 포함하며,상기 제1 n-웰과 상기 리셋 트랜지스터의 상기 소오스/드레인 영역은 서로 버팅 콘택을 통해 전기적연결되는씨모스 이미지 센서. [청구항 15] 제13항에 있어서,상기 선택 트랜지스터는 채널 영역의 양단에 각각 소오스/드레인 영역과 상기 채널 영역과 실질적으로 중첩하여 상기 채널 영역 상에 위치하는 게이트를 포함하며,상기 제2 n-웰과 상기 선택 트랜지스터의 상기 소오스/드레인 영역은 서로 버팅 콘택을 통해 전기적연결되는씨모스 이미지 센서.