고집적 낸드 플래시 메모리 셀 소자 및 셀 스트링 document_id 1020080011337

[청구항 5] 제1항 내지 제4항 중 어느 한 항에 있어서,상기 스위칭 소자는 인접한 셀 소자와 연결되는 쪽의 소스 또는 드레인 영역을 구비하지 아니하며, 상기 스위칭 소자는 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은제어 전극형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 6] 제1항 내지 제4항 중 어느 한 항에 있어서,상기 스위칭 소자는 인접한 셀 소자와 연결되는 쪽의 소스 또는 드레인 영역을 구비하지 아니하며, 상기 스위칭 소자는 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은제어 전극형성된것을특징으로 하는플래시 메모리 셀 스트링. [청구항 7] 제1항 내지 제4항 중 어느 한 항에 있어서,소자 및 상기 스위칭 소자의 제어 전극의 측면에 절연성 스페이서를 형성하거나, 상기 셀 소자 및 상기 스위칭 소자의 제어 전극의 측면에 절연성 스페이서를 형성하고 상기 절연성 스페이서들의 사이에절연막형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 10] 제8항 내지 제9항 중 어느 한 항에 있어서,상기 스위칭 소자의 소스/드레인 영역은제어전극형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 11] 제8항 내지 제9항 중 어느 한 항에 있어서,상기 스위칭 소자에 있어서, 셀 소자와 연결되는 쪽의 소스 또는 드레인 영역은 상기 스위칭 소자의 제어전극과 겹치지 않게 형성되며, 셀 소자와 연결되지 않는 쪽의 소스 또는 드레인 영역은 그소자의제어전극형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 12] 제8항 내지 제9항 중 어느 한 항에 있어서,상기 제어전극의 측면에 절연성 스페이서형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 13] 제8항 내지 제9항 중 어느 한 항에 있어서,상기 스위칭 소자의 소스 및 드레인 영역은 셀 소자의 소스 및 드레인 영역보다 더 높은농도도핑되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 14] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 스위칭 소자의 제어 전극 아래에 형성된 게이트 절연막은 셀 소자와 동일한 투과 절연막, 전하 저장 노드 및 컨트롤 절연막으로 구성되거나, 한층또는다층의절연막형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 15] 제1항, 제2항, 제8항, 제9항 중 어느 한 항에 있어서,상기 투과 절연막은 한층 또는 다층의 절연막으로 형성되며, 상기 투과 절연막이 다층의 절연막으로 형성되는 경우 투과 절연막에서 인접한 층은 유전상수 또는 밴드갭이 서로 다른물질들이루어지는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 16] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 전하저장노드를 구성하는 나노 크기의 입자들은 si, ge, sige, 화합물반도체, 1원계 또는 2원계 이상으로 구성된 금속, 금속산화물, 금속질화물 중 어느 하나로 구성되며, 상기 전하 저장 노드는 한 층 또는 다층으로 구성되며, 만약 상기 전하 저장 노드가 다층으로 구성되는 경우, 전하 저장 노드에서 인접한 층은 얇은절연층서로분리되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 17] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 컨트롤 절연막은 단층 또는 다층의 절연막으로 구성되며, 상기 컨트롤 절연막이 다층으로 구성되는 경우 컨트롤 절연막에서 인접한 층은 유전상수 또는 밴드갭이 서로 다른물질들구성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 18] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 제어전극은 단층이나 다층의 도전성 물질로 구성되고, 상기 제어 전극이 다층으로 구성되는 경우 제어 전극에서 인접한 층은 서로 다른 일함수를 갖는 도전성 물질들로 구성될 수 있으며,상기 제어전극은 높은 농도로 도우핑된 si, 폴리 si, 폴리 ge, 폴리 sige, 아몰퍼스 si, 아몰퍼스 ge, 아몰퍼스 sige, 금속산화물, 금속, 금속질화물,실리사이드중하나또는둘이상으로이루어지는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 19] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 제어전극 아래에 형성되는 채널의 도우핑 농도는 채널이 아닌부분의도우핑농도형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 20] 제1항, 제2항, 제3항, 제4항, 제8항, 제9항 중 어느 한 항에 있어서,상기 매몰 절연막 위에 단결정 반도체 박막이 형성되고, 상기 단결정 반도체 박막의 두께는 1 nm ~ 100 nm범위형성되는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 21] 제1항, 제2항, 제3항, 제4항, 제8항 및 제9항 중 어느 한 항에 있어서,상기 스위칭 소자의 제어전극 길이는 셀소자의제어 전극의길이형성하는것을특징으로 하는플래시 메모리 셀 스트링. [청구항 24] 제22항 내지 제23항 중 어느 한 항에 있어서,상기 전하 저장 노드를 구성하는 나노 크기의 입자들은 si, ge, sige, 화합물반도체, 1원계 또는 2원계 이상으로 구성된 금속, 금속산화물, 금속질화물 중 어느 하나로 이루어지며, 상기 전하 저장 노드는 한 층 또는 다층으로 구성되며, 상기 전하 저장 노드가 다층으로 구성되는 경우, 전하 저장 노드에서 인접한 층은 얇은절연층서로분리되는것을특징으로 하는플래시 메모리 셀 스트링의 셀 소자. [청구항 25] 제22항 내지 제23항 중 어느 한 항에 있어서,단결정을 갖는 추가의 반도체 박막이 상기 제어전극 아래의 반도체 영역에 매몰되어형성된것을특징으로 하는플래시 메모리 셀 스트링의 셀 소자.