가공데이터 · 특허 지식베이스

반도체 패키지 document_id 1020080016771

출원번호
1020080016771
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제 1 항에 있어서,상기 제2반도체 디바이스와 상기 인터포저는 솔더볼로전기적연결된것을특징으로 하는반도체 패키지. [청구항 3] 제 1 항에 있어서,상기 제1반도체 디바이스의 제1반도체 다이는 평평한 제1면과, 상기 제1면의 반대면으로서 평평한 제2면을 갖고, 상기 제2면에는적어도하나의도전성범프형성된것을특징으로 하는반도체 패키지. [청구항 4] 제 1 항에 있어서,상기 제1반도체 디바이스의 제1회로 기판은 평평한 제1면과 상기 제1면의 반대면으로서 평평한 제2면으로 이루어진 제1절연층;상기 제1절연층의 제1면에 형성되어 상기 제1반도체 다이 또는 상기 인터포저와 전기적으로 연결된 적어도 하나의 제1배선 패턴;상기 제1절연층의 제2면에 형성된 적어도 하나의 제2배선 패턴;및상기 제1절연층의 제1면과 제2면 사이를 관통하여, 상기 제1배선 패턴과 상기 제2배선 패턴을 전기적으로 연결하는적어도하나의제1도전성비아포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 5] 제 4 항에 있어서,상기 제1반도체 디바이스의 제1회로 기판은상기 제1절연층의 제1면에 형성된 상기 제1배선 패턴의 일부를 노출 시켜 상기 제1반도체 다이 또는 상기 인터포저의 도전성 접속부재와 전기적으로 연결되도록 하는 제1솔더 마스크;및상기 제1절연층의 제2면에 형성된 상기 제2배선 패턴의 일부를 노출 시키는제2솔더마스크더포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 6] 제 4 항에 있어서,상기 제1반도체 디바이스의 제2배선 패턴에 용착되어, 상기 제1반도체 디바이스와 전기적으로 연결된외부솔더볼더포함하는것을특징으로 하는반도체 패키지. [청구항 7] 제 4 항에 있어서,상기 제1반도체 디바이스는 상기 제1반도체 다이와 상기 제1회로 기판 사이를 인캡슐레이션 하되, 상기 인터포저의 도전성 접속부재와 전기적으로 연결된 제1배선 패턴이 상부로 노출되도록 하는제1인캡슐란트더포함하는것을특징으로 하는반도체 패키지. [청구항 8] 제 1 항에 있어서,상기 인터포저는평평한 제1면과 상기 제1면의 반대면으로서 평평한 제2면으로 이루어진 제2절연층;상기 제2절연층의 제1면에 형성되어 제2반도체 디바이스와 전기적으로 연결된 적어도 하나의 제3배선 패턴;상기 제2절연층의 제2면에 형성되어 제1반도체 디바이스와 전기적으로 연결된 적어도 하나의 제4배선 패턴; 및상기 제2절연층의 제1면과 제2면 사이를 관통하여, 상기 제3배선 패턴과 상기 제4배선 패턴을 전기적으로 연결하는적어도하나의제2도전성비아포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 9] 제 8 항에 있어서,상기 도전성 접속부재는 상기 제4배선 패턴과 제1반도체 디바이스 사이에 형성되어,상기제4배선패턴과상기제1반도체디바이스를전기적연결하는것을특징으로 하는반도체 패키지. [청구항 10] 제 8 항에 있어서,상기 인터포저는 상기 제2절연층의 제1면에 형성된 상기 제3배선 패턴의 일부를 노출 시켜 상기 제2반도체 디바이스와 전기적으로 연결되도록 하는 제3솔더 마스크;및상기 제2절연층의 제2면에 형성된 상기 제4배선 패턴의 일부를 노출 시켜 상기 제1반도체 디바이스와 전기적으로 연결되도록 하는제4솔더마스크더포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 11] 제 1 항에 있어서,상기 제2반도체 디바이스의 제2반도체 다이는 평평한 제1면과, 상기 제1면의 반대면으로서 평평한 제2면을 갖고, 상기 제1면에는적어도하나의본드 패드형성된것을특징으로 하는반도체 패키지. [청구항 12] 제 11 항에 있어서,상기 제2반도체 디바이스의 제2회로 기판은 평평한 제1면과 상기 제1면의 반대면으로서 평평한 제2면으로 이루어진 제3절연층;상기 제3절연층의 제1면에 형성되어 상기 제2반도체 다이의 본드 패드와 전기적으로 연결된 적어도 하나의 제5배선 패턴;상기 제3절연층의 제2면에 형성되어 상기 인터포저와 전기적으로 연결된 적어도 하나의 제6배선 패턴; 및상기 제3절연층의 제1면과 제2면 사이를 관통하여, 상기 제5배선 패턴과 상기 제6배선 패턴을 전기적으로 연결하는적어도하나의제3도전성비아포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 13] 제 12 항에 있어서,상기 제2반도체 디바이스의 제2회로 기판은 상기 제3절연층의 제1면에 형성된 상기 제5배선 패턴의 일부를 노출 시켜 상기 제2반도체 다이와 전기적으로 연결되도록 하는 제5솔더 마스크;및상기 제3절연층의 제2면에 형성된 상기 제6배선 패턴의 일부를 노출 시켜 상기 인터포저와 전기적으로 연결되도록 하는제6솔더마스크더포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 14] 제 12 항에 있어서,상기 제2반도체 디바이스는 상기 제6배선 패턴에 형성되어, 상기 인터포저와 전기적으로 연결된솔더볼더포함하는것을특징으로 하는반도체 패키지. [청구항 15] 제 12 항에 있어서,상기 제2반도체 디바이스는 상기 제2반도체 다이의 본드 패드와 상기 제5배선 패턴 사이를 전기적으로 연결하는다수의도전성와이어더포함하는것을특징으로 하는반도체 패키지. [청구항 16] 제 15 항에 있어서,상기 제2회로 기판, 상기 제2반도체 다이 및 상기 도전성 와이어를 인캡슐레이션 하되, 상기 제2회로 기판의 제6배선 패턴이 노출되도록 하는제2인캡슐란트더포함하는것을특징으로 하는반도체 패키지.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제1회로 기판의 제1절연층 내에서 제1배선 패턴과 제2배선 패턴을 전기적으로 연결하기 위해 사용되는 구성 요소는 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    제1회로 기판의 제1절연층 내에서 제1배선 패턴과 제2배선 패턴을 전기적으로 연결하는 구성 요소를 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 4에서 제1회로 기판의 구성 요소인 제1절연층, 제1배선 패턴, 제2배선 패턴 및 이들을 연결하는 구성 요소를 추출한다.

    • 상기 제1절연층의 제1면에 형성되어 상기 제1반도체 다이 또는 상기 인터포저와 전기적으로 연결된 적어도 하나의 제1배선 패턴;상기 제1절연층의 제2면에 형성된 적어도 하나의 제2배선 패턴;및상기 제1절연층의 제1면과 제2면 사이를 관통하여, 상기 제1배선 패턴과 상기 제2배선 패턴을 전기적으로 연결하는적어도하나의제1도전성비아
  3. 3근거 선택evidence_selection

    제1배선 패턴과 제2배선 패턴을 전기적으로 연결한다고 명시된 구절을 선택한다.

    • 상기 제1절연층의 제1면과 제2면 사이를 관통하여, 상기 제1배선 패턴과 상기 제2배선 패턴을 전기적으로 연결하는적어도하나의제1도전성비아
  4. 4논리 통합logical_integration

    제1절연층 내에서 제1면의 제1배선 패턴과 제2면의 제2배선 패턴을 관통하여 연결하는 요소는 '제1도전성 비아'임을 확인한다.

    • 상기 제1절연층의 제1면과 제2면 사이를 관통하여, 상기 제1배선 패턴과 상기 제2배선 패턴을 전기적으로 연결하는적어도하나의제1도전성비아
  5. 5결론 도출conclusion_formulation

    질문에 대한 답변으로 '적어도 하나의 제1도전성 비아'를 도출한다.

    • 적어도하나의제1도전성비아
  6. 6답변 생성answer_generation

    추출된 핵심 용어를 사용하여 최종 답변을 작성한다.

    • 적어도하나의제1도전성비아
최종 답변 (final_answer)
적어도 하나의 제1도전성 비아
핵심 해석 (core_interpretation)
제1회로 기판의 제1절연층 내에서 서로 다른 면에 형성된 제1배선 패턴과 제2배선 패턴을 전기적으로 연결하기 위해 제1절연층을 관통하는 제1도전성 비아를 사용한다.