신뢰성이 향상된 반도체 집적 회로 장치 document_id 1020080026386

[청구항 2] 제 1항에 있어서,상기 제1 매몰 불순물층, 상기 제2 매몰 불순물층 및 상기 웰은 서로 전기적분리된반도체 집적 회로 장치. [청구항 3] 제 1항 또는 제 2항에 있어서,상기 저전압 소자 영역 내에, 상기 제2 매몰 불순물층 상에 형성된 깊은 웰(deep well)을 더 포함하고, 상기 웰은 깊은 웰 내형성되는반도체 집적 회로 장치. [청구항 4] 제 3항에 있어서,상기 제2 매몰 불순물층과 상기깊은 웰은 서로 다른 도전형갖는반도체 집적 회로 장치. [청구항 5] 제 1항 또는 제 2항에 있어서,상기 제1 매몰 불순물층과 상기 제2 매몰 불순물층 사이에 형성된 제3 매몰 불순물층과, 상기 제3 매몰 불순물층 상에 형성된 분리 웰을 더 포함하고,상기 제1 및 제2 매몰 불순물층은 동일한 도전형을 갖고,상기 제3 매몰 불순물층 및 상기 분리 웰은 상기 제1 및 제2 매몰 불순물층과 다른 도전형갖는반도체 집적 회로 장치. [청구항 6] 제 5항에 있어서,상기 제3 매몰 불순물층 및 상기 웰은 상기 제3 전압보다 작은 제4 전압커플링된반도체 집적 회로 장치. [청구항 7] 제 1항에 있어서,상기 고전압 소자 영역에 형성된 고전압 트랜지스터를 더 포함하고,상기 고전압 트랜지스터는 소오스와 드레인 사이에 형성된 드리프트 영역과 채널 영역포함하는반도체 집적 회로 장치. [청구항 8] 제 7항에 있어서,상기 드리프트 영역은 상기 제1 매몰 불순물층접하는반도체 집적 회로 장치. [청구항 9] 제 1항에 있어서,상기 기판은 베이스 기판과, 상기 베이스 기판 상에 형성된 에피층을 포함하되, 상기 베이스 기판과 상기 에피층은 다른 도전형갖는반도체 집적 회로 장치. [청구항 10] 제 9항에 있어서,상기제1 및 제2 매몰 불순물층은 상기 베이스 기판과 상기 에피층의 경계형성되는반도체 집적 회로 장치. [청구항 11] 제 1항에 있어서,상기 제1 전압은 약 50-70v이고, 상기 제2 전압은 약 10-30v이고, 상기 제3 전압인반도체 집적 회로 장치. [청구항 12] 제 1항에 있어서,상기 반도체 집적 회로 장치는 디스플레이구동칩인반도체 집적 회로 장치. [청구항 14] 제 13항에 있어서,상기 제1 도전형은 p형이고, 상기 제2 도전형인반도체 집적 회로 장치. [청구항 15] 제 13항에 있어서,피층의 표면에, 상기 반도체 소자를 써라운딩하도록 형성되고, 상기 제2 전압이 인가되는 제2 도전형의 오믹 컨택더 포함하는반도체 집적 회로 장치. [청구항 16] 제 13항에 있어서,상기 기판에는 고전압 소자 영역과 저전압 소자 영역이 정의되고,상기 제1 매몰 불순물층, 상기 깊은 웰, 상기 반도체 소자는 상기 저전압 소자 영역형성되는반도체 집적 회로 장치. [청구항 17] 제 16항에 있어서,상기 고전압 소자 영역의 적어도 일부에 형성되고, 상기 제2 전압보다 높은 제3 전압과 커플링된 제2 도전형의 제2 매몰 불순물층더 포함하는반도체 집적 회로 장치. [청구항 18] 제 17항에 있어서,상기 고전압 소자 영역에 형성된 제1 도전형의 고전압 트랜지스터를 더 포함하고,상기 고전압 트랜지스터는 소오스와 드레인 사이에 형성된 드리프트 영역과 채널 영역포함하는반도체 집적 회로 장치. [청구항 19] 제 18항에 있어서,상기 드리프트 영역은 상기 제2 매몰 불순물층접하는반도체 집적 회로 장치. [청구항 20] 제 17항에 있어서,상기 제1 매몰 불순물층과 상기 제2 매몰 불순물층 사이에 형성된 제1 도전형의 제3 매몰 불순물층과, 상기 제3 매몰 불순물층 상에 형성된 제1 도전형의 분리 웰더 포함하는반도체 집적 회로 장치.