클록 드라이버 및 이를 구비하는 차지 펌프 document_id 1020080032184

[청구항 1] 펌핑 회로를 제어하기 위한 적어도 하나의 제어클록을 발생하는 클록 드라이버에 있어서, 제1 기준클록에 응답하여 제1 노드를 풀업(pull-up) 시키고, 제2 기준클록에 응답하여 상기 제1 노드를 풀다운(pull-down) 시킴으로써 제1 제어클록을 발생하는 제1 드라이버(driver); 및 상기 제2 기준클록에 응답하여 제2 노드를 풀업(pull-up) 시키고, 상기 제1 기준클록에 응답하여 상기 제2 노드를 풀다운(pull-down) 시킴으로써 제2 제어클록을 발생하는 제2 드라이버 를 구비하며, 상기 제1 노드의 풀다운 시점이 상기 제2 노드의 풀업 시점보다 지연되도록, 상기 제1 드라이버는 상기 제2 기준클록의 상승 천이 또는 하강 천이에 응답하여 시간 지연을 갖는 제1 출력 신호를 발생하는 제1 히스테리시스(hysteresis) 제어부를 구비하는 것을 특징으로 하는 클록 드라이버 [청구항 2] 제1항에 있어서,상기 제2 드라이버는,상기 제2 노드의 풀다운 시점이 상기 제1 노드의 풀업 시점보다 지연되도록, 상기 제1 기준클록의 상승 천이 또는 하강 천이에 응답하여 시간 지연을 갖는 제2 출력 신호를 발생하는 제2 히스테리시스(hysteresis)제어부구비하는것을특징으로 하는클록 드라이버. [청구항 3] 제2항에 있어서,상기 제1 히스테리시스 제어부 및 제2 히스테리시스 제어부는각각히스테리시스인버터구비하는것을특징으로 하는클록 드라이버. [청구항 4] 제3항에 있어서,상기 히스테리시스 인버터는,전원전압 및 출력단 사이에 연결되며, 입력신호에 응답하여 스위칭되는 제1 pmos 트랜지스터;상기 출력단과 접지전압 사이에 직렬하게 연결되며, 상기 입력신호에 응답하여 각각 스위칭되는 제1 및 제2 nmos 트랜지스터; 및상기 제1 및 제2 nmos 트랜지스터 사이의 노드와 전원전압 사이에 연결되며, 상기 출력단의 전압에 응답하여 스위칭되는 제3 nmos트랜지스터구비하는것을특징으로 하는클록 드라이버. [청구항 5] 제3항에 있어서,상기 히스테리시스 인버터는,전원전압 및 출력단 사이에 직렬하게 연결되며, 입력신호에 응답하여 각각 스위칭되는 제1 및 제2 pmos 트랜지스터;상기 제1 및 제2 pmos 트랜지스터 사이의 노드와 접지전압 사이에 연결되며, 상기 출력단의 전압에 응답하여 스위칭되는 제3 pmos 트랜지스터; 및 상기 출력단과 접지전압 사이에 연결되며, 상기 입력신호에 응답하여 스위칭되는 제1 nmos트랜지스터구비하는것을특징으로 하는클록 드라이버. [청구항 6] 제2항에 있어서,상기 제1 드라이버는,상기 제1 기준클록에 기반하여 상기 제1 노드를 풀업 시키기 위한 제1 pmos 트랜지스터; 및 상기 제1 출력 신호에 기반하여 상기 제1 노드를 풀다운 시키기 위한 제1 nmos트랜지스터더구비하는것을특징으로 하는클록 드라이버. [청구항 7] 제6항에 있어서,상기 제2 드라이버는,상기 제2 기준클록에 기반하여 상기 제2 노드를 풀업 시키기 위한 제2 pmos 트랜지스터; 및 상기 제2 출력 신호에 기반하여 상기 제2 노드를 풀다운 시키기 위한 제2 nmos트랜지스터더구비하는것을특징으로 하는클록 드라이버. [청구항 8] 제7항에 있어서,상기제1 nmos 트랜지스터의 턴온 구간은 제2 pmos 트랜지스터의 턴온 구간에 포함되고, 상기 제2 nmos 트랜지스터의 턴온 구간은 제1 pmos 트랜지스터의 턴온 구간에 포함됨에 따라, 상기 제1 제어클록의 로직 로우 구간과 상기 제2 제어클록의 로직 로우 구간은오버래핑구간않는것을특징으로 하는클록 드라이버. [청구항 9] 승압 노드를 갖는 펌핑 회로를 제어하기 위하여 적어도 하나의 제어클록을 발생하는 클록 드라이버에 있어서, 제1 노드를 풀업(pull-up) 시키기 위한 제1 풀업부와 상기 제1 노드를 풀다운(pull-down) 시키기 위한 제1 풀다운부를 포함하고, 상기 제1 노드를 통하여 제1 제어클록을 발생하는 제1 드라이버; 및 제2 노드를 풀업(pull-up) 시키기 위한 제2 풀업부와 상기 제2 노드를 풀다운(pull-down) 시키기 위한 제2 풀다운부를 포함하고, 상기 제2 노드를 통하여 제2제어클록을 발생하는 제2 드라이버 를 구비하며, 상기 제1 제어클록의 제1 로직 레벨 구간과 상기 제2 제어클록의 제1 로직 레벨 구간이 서로 오버래핑(overlapping) 되지 않도록, 상기 제1 드라이버는 상기 제1 노드의 상기 제1 로직 레벨로의 천이 시점을 지연시키기 위한 제1 히스테리시스(hysteresis) 제어부를 구비하는 것을 특징으로 하는 클록 드라이버 [청구항 10] 제9항에 있어서,상기 제2 드라이버는,상기 제2 노드의 상기 제1 로직 레벨로의 천이 시점을 지연시키기 위한 제2 히스테리시스(hysteresis)제어부구비하는것을특징으로 하는클록 드라이버. [청구항 11] 제10항에 있어서,상기 제1 로직 레벨은,상기 펌핑 회로의 출력단과 승압 노드의 연결을 제어하는 스위치를 턴온 시키기 위한로직레벨인것을특징으로 하는클록 드라이버. [청구항 12] 제10항에 있어서,상기 제1 히스테리시스 제어부 및 제2 히스테리시스 제어부는각각히스테리시스인버터구비하는것을특징으로 하는클록 드라이버. [청구항 13] 제10항에 있어서,상기 제1 풀업부는 제1 기준클록에 기반하여 상기 제1 노드를 제2 로직 레벨로 풀업 시키고, 상기 제2 풀다운부는 상기 제1 기준클록에 응답하는 상기 제2 히스테리시스 제어부의 출력에 기반하여 상기 제2 노드를 상기 제1 로직 레벨로 풀다운 시키며,상기 제2 풀업부는 제2 기준클록에 기반하여 상기 제2 노드를 제2 로직 레벨로 풀업 시키고, 상기 제1 풀다운부는 상기 제2 기준클록에 응답하는 상기 제1 히스테리시스 제어부의 출력에 기반하여상기제1노드를상기제1로직레벨풀다운시키는것을특징으로 하는클록 드라이버. [청구항 14] 제1 및 제2 승압노드의 전압을 승압하기 위한 제1 및 제2 커패시터 및 상기 제1 및 제2 승압노드의 전압을 출력단을 통해 외부로 제공하기 위한 제1 및 제2 스위치 를 포함하는 펌핑 회로; 및 상기 펌핑 회로의 전압 승압 및 상기 제1 및 제2 스위치를 제어하기 위하여, 제1 기준클록 및 제2 기준클록에 응답하여 제1 제어클록을 발생하는 제1 드라이버(driver) 및 상기 제1 기준클록 및 제2 기준클록에 응답하여 제2 제어클록을 발생하는 제2 드라이버(driver) 를 포함하는 클록 드라이버를 구비하며, 상기 제1 및 제2 스위치를 턴온 시키는 구간이 서로 오버래핑(overlapping) 되지 않도록, 상기 제1 및 제2 드라이버 중 적어도 하나는 상기 제1 기준클록 또는 제2 기준클록의 입력에 응답하여 시간 지연을 갖는 출력 신호을 발생하는 히스테리시스(hysteresis) 제어부를 구비하는 것을 특징으로 하는 차지 펌프 [청구항 15] 제14항에 있어서,상기제1 및 제2 스위치는, 상기 제1 제어클록 및 제2 제어클록의 제1 로직 레벨에 응답하여 교대로 턴온되며, 상기 제1 및 제2 드라이버 중 적어도 하나는, 상기 히스테리시스 제어부의 출력 신호에 기반하여 제1 로직 레벨로의 천이 시점이 시간 지연을 갖는제어클록발생하는것을특징으로 하는차지 펌프. [청구항 16] 제14항에 있어서,상기 제1 드라이버는,상기 제1 기준클록에 기반하여 제1 노드를 풀업(pull-up) 시키는 제1 풀업부;상기 제2 기준클록의 상승 천이 또는 하강 천이에 응답하여 시간 지연을 갖는 제1 출력 신호를 발생하는 제1 히스테리시스(hysteresis) 제어부; 및상기 제1 출력 신호에 기반하여 상기 제1 노드를 풀다운(pull-down) 시키는제1풀다운부구비하는것을특징으로 하는차지 펌프. [청구항 17] 제16항에 있어서,상기 제2 드라이버는,상기 제2 기준클록에 기반하여 제2 노드를 풀업(pull-up) 시키는 제2 풀업부;상기 제1 기준클록의 상승 천이 또는 하강 천이에 응답하여 시간 지연을 갖는 제2 출력 신호를 발생하는 제2 히스테리시스(hysteresis) 제어부; 및상기 제2 출력 신호에 기반하여 상기 제2 노드를 풀다운(pull-down) 시키는제2풀다운부구비하는것을특징으로 하는차지 펌프. [청구항 18] 제17항에 있어서,상기 제1 히스테리시스 제어부 및 제2 히스테리시스 제어부 각각은, 입력 신호의 상승 천이 또는 하강 천이에 응답하여 시간 지연을 갖는 출력 신호를 발생하는히스테리시스인버터구비하는것을특징으로 하는차지 펌프. [청구항 19] 제17항에 있어서,상기 클록 드라이버는,상기 제1 기준클록에 기반하여 제1 노드를 풀업함으로써 상기 제1 제어클록을 로직 하이로 천이시키고, 상기 시간 지연 이후 상기 제2 출력 신호에 기반하여 상기 제2 노드를 풀다운함으로써상기제2제어클록을로직로우천이시키는것을특징으로 하는차지 펌프. [청구항 20] 제19항에 있어서,상기 클록 드라이버는,상기 제2 기준클록에 기반하여 제2 노드를 풀업함으로써 상기 제2 제어클록을 로직 하이로 천이시키고, 상기 시간 지연 이후 상기 제1 출력 신호에 기반하여 상기 제1 노드를 풀다운함으로써상기제1제어클록을로직로우천이시키는것을특징으로 하는차지 펌프. [청구항 21] 차지 펌프를 구비하며, 상기 차지 펌프의 출력 신호가 센서로 제공되는 시모스 이미지 센서(cmos image sensor)에 있어서, 상기 차지 펌프는, 제1 기준클록에 응답하여 제1 노드를 풀업(pull-up) 시키고, 제2 기준클록에 응답하여 상기 제1 노드를 풀다운(pull-down) 시킴으로써 제1 제어클록을 발생하는 제1 드라이버(driver); 및 상기 제2 기준클록에 응답하여 제2 노드를 풀업(pull-up) 시키고, 상기 제1 기준클록에 응답하여 상기 제2 노드를 풀다운(pull-down) 시킴으로써 제2 제어클록을 발생하는 제2 드라이버 를 구비하며, 상기 제1 노드의 풀다운 시점이 상기 제2 노드의 풀업 시점보다 지연되도록, 상기 제1 드라이버는 상기 제2 기준클록의 상승 천이 또는 하강 천이에 응답하여 시간 지연을 갖는 제1 출력 신호를 발생하는 제1 히스테리시스(hysteresis) 제어부를 구비하는 것을 특징으로 하는 시모스 이미지 센서 [청구항 22] 제21항에 있어서,상기 제2 드라이버는,상기 제2 노드의 풀다운 시점이 상기 제1 노드의 풀업 시점보다 지연되도록, 상기 제1 기준클록의 상승 천이 또는 하강 천이에 응답하여 시간 지연을 갖는 제2 출력 신호를 발생하는 제2 히스테리시스(hysteresis)제어부구비하는것을특징으로 하는클록 드라이버. [청구항 23] 제22항에 있어서,상기 제1 히스테리시스 제어부 및 제2 히스테리시스 제어부는각각히스테리시스인버터구비하는것을특징으로 하는클록 드라이버.