반도체 패키지 document_id 1020080084425

[청구항 1] 제1회로기판과, 상기 제1회로기판의 상부에 형성된 제1반도체 다이를 갖는 제1반도체 디바이스 상기 제1반도체 디바이스의 상부에 형성되고, 상기 제1회로기판과 전기적으로 연결된 제2회로기판과, 상기 제2회로기판의 상부에 형성된 제2반도체 다이 및, 상기 제2회로기판과 상기 제1반도체 디바이스 사이에 형성된 적어도 하나의 솔더볼을 갖는 제2반도체 디바이스; 및 상기 제1반도체 디바이스 상부에 형성되며, 상기 제2회로기판에 형성된 적어도 하나의 솔더볼을 전기적으로 연결하는 도전성 스프레이를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 [청구항 2] 제 1 항에 있어서,상기 도전성 스프레이는 상기 제2반도체 다이의 그라운드 또는 전원을 상기 솔더볼을 통해서일괄연결하는것을특징으로 하는반도체 패키지. [청구항 3] 제 1 항에 있어서,상기 제1반도체 디바이스에는 상기 도전성 스프레이와 상기 제1회로기판 사이에 형성되어 상기 도전성 스프레이와 상기 제1회로기판을 전기적으로 연결하는제1도전성접속부재더포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 4] 제 1 항에 있어서,상기 제1반도체 디바이스의 제1회로 기판은 평평한 제1면과 상기 제1면의 반대면으로서 평평한 제2면으로 이루어진 제1절연층;상기 제1절연층의 제1면에 형성되어 상기 제1반도체 다이 또는 상기 제2반도체 디바이스의 상기 제2회로 기판과 전기적으로 연결된 적어도 하나의 제1배선패턴;상기 제1절연층의 제2면에 형성된 적어도 하나의 제2배선패턴; 및상기 제1절연층의 제1면과 제2면 사이를 관통하여, 상기 제1배선패턴과 상기 제2배선패턴을 전기적으로 연결하는적어도하나의제1도전성비아포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 5] 제 4 항에 있어서,상기 제1반도체 디바이스의 상기 제2배선패턴에 용착되어, 상기 제1반도체 디바이스와 전기적으로 연결된외부솔더볼더포함하는것을특징으로 하는반도체 패키지. [청구항 6] 제 1 항에 있어서,상기 제1반도체 디바이스는 상기 제1회로 기판의 상부 및 상기 제1반도체 다이를 인캡슐레이션 하는제1인캡슐란트더포함하는것을특징으로 하는반도체 패키지. [청구항 7] 제 6 항에 있어서,상기 제1반도체 디바이스는 상기 제1인캡슐란트의 상부에서 내측으로 형성되어, 상기 제1회로 기판과 상기 제2반도체 디바이스의 상기 제2회로 기판 사이를 전기적으로 연결하는적어도하나의제2도전성접속부재더형성된것을특징으로 하는반도체 패키지. [청구항 8] 제 1 항에 있어서,상기 제2반도체 디바이스의 제2회로 기판은 평평한 제1면과 상기 제1면의 반대면으로서 평평한 제2면으로 이루어진 제2절연층;상기 제2절연층의 제1면에 형성되어 상기 제2반도체 다이와 전기적으로 연결된 적어도 하나의 제3배선패턴;상기 제2절연층의 제2면에 형성되어 상기 솔더볼을 통해서 상기 제1반도체 디바이스와 전기적으로 연결되는 적어도 하나의 제4배선패턴; 및상기 제2절연층의 제1면과 제2면 사이를 관통하여, 상기 제3배선패턴과 상기 제4배선패턴을 전기적으로 연결하는적어도하나의제2도전성비아포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 9] 제 8 항에 있어서,상기 제2회로 기판의 상부와 상기 제2반도체 다이를 인캡슐레이션 하는제2인캡슐란트더포함하는것을특징으로 하는반도체 패키지. [청구항 10] 제1회로기판과, 상기 제1회로기판의 상부에 형성된 제1반도체 다이를 갖는 제1반도체 디바이스 상기 제1반도체 디바이스의 상부에 형성되고, 상기 제1회로기판과 전기적으로 연결된 제2회로기판과, 상기 제2회로기판의 상부에 형성된 제2반도체 다이 및 상기 제2회로기판의 상부와 상기 제2반도체 다이를 인캡슐레이션 하는 제2인캡슐란트를 갖는 제2반도체 디바이스; 및 상기 제2반도체 디바이스의 제2인캡슐란트를 모두 덮도록 형성되며, 상기 제2회로기판과 전기적으로 연결된 도전성 스프레이를 포함하여 이루어진 것을 특징으로 하는 반도체 패키지 [청구항 11] 제 10 항에 있어서,상기 도전성 스프레이는 상기 제1반도체 디바이스의 측부에도 형성되어, 상기 제1회로기판과 상기 제2회로기판을전기적연결하는것을특징으로 하는반도체 패키지. [청구항 12] 제 10 항에 있어서,상기 제1반도체 디바이스의 제1회로 기판은 평평한 제1면과 상기 제1면의 반대면으로서 평평한 제2면으로 이루어진 제1절연층;상기 제1절연층의 제1면에 형성되어 상기 제1반도체 다이 또는 상기 제2반도체 디바이스의 상기 제2회로 기판과 전기적으로 연결된 적어도 하나의 제1배선패턴;상기 제1절연층의 제2면에 형성된 적어도 하나의 제2배선패턴; 및상기 제1절연층의 제1면과 제2면 사이를 관통하여, 상기 제1배선패턴과 상기 제2배선패턴을 전기적으로 연결하는적어도하나의제1도전성비아포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 13] 제 12 항에 있어서,상기 제1반도체 디바이스의 상기 제2배선패턴에 용착되어, 상기 제1반도체 디바이스와 전기적으로 연결된외부솔더볼더포함하는것을특징으로 하는반도체 패키지. [청구항 14] 제 12 항에 있어서,상기 제1반도체 디바이스는 상기 제1회로 기판의 상부 및 상기 제1반도체 다이를 인캡슐레이션 하는제1인캡슐란트더포함하는것을특징으로 하는반도체 패키지. [청구항 15] 제 14 항에 있어서,상기 제1반도체 디바이스는 상기 제1인캡슐란트의 상부에서 내측으로 형성되어, 상기 제1회로 기판과 상기 제2반도체 디바이스의 상기 제2회로 기판 사이를 전기적으로 연결하는적어도하나의도전성접속부재더형성된것을특징으로 하는반도체 패키지. [청구항 16] 제 15 항에 있어서,상기 도전성 접속부재, 상기 제1도전성 비아, 상기 제1배선패턴 및 상기 제2배선패턴은상기제1반도체디바이스의측부노출되는것을특징으로 하는반도체 패키지. [청구항 17] 제 15 항에 있어서,상기 제2반도체 디바이스의 제2회로 기판은 평평한 제1면과 상기 제1면의 반대면으로서 평평한 제2면으로 이루어진 제2절연층;상기 제2절연층의 제1면에 형성되어 상기 제2반도체 다이와 전기적으로 연결된 적어도 하나의 제3배선패턴;상기 제2절연층의 제2면에 형성되어 상기 제1반도체 디바이스의 도전성 접속부재와 전기적으로 연결되는 적어도 하나의 제4배선패턴; 및상기 제2절연층의 제1면과 제2면 사이를 관통하여, 상기 제3배선패턴과 상기 제4배선패턴을 전기적으로 연결하는적어도하나의제2도전성비아포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 18] 제 17 항에 있어서,상기 제2반도체 디바이스는 상기 제2회로 기판의 제4배선패턴에 용착되어 상기 제1반도체 디바이스의 상기 도전성 접속부재와 전기적으로 연결하는솔더볼더포함하여이루어진것을특징으로 하는반도체 패키지. [청구항 19] 제 18 항에 있어서,상기 도전성 접속부재, 상기 제1도전성 비아, 상기 제1배선패턴 및 상기 제2배선패턴은 상기 제1반도체 디바이스의 노출되어 상기 도전성 스프레이와 전기적으로 연결되고, 상기 제4배선패턴, 상기 제2도전성 비아 및 상기 솔더볼은 상기 제2반도체 디바이스의 측부로 노출되어상기도전성스프레이와전기적연결된것을특징으로 하는반도체 패키지.