문맥 (context)
[청구항 1]
제1 회로기판;
상기 제1 회로기판 상에 형성되는 둘 이상의 반도체 칩들
상기 반도체 칩들 중에서 최상부 칩의 상면에 형성되는 도전패턴
상기 최상부칩의 상면에 형성되고 상기 도전패턴을 노출시키는 보호필름
상기 반도체 칩들 상부에 위치하고 다른 반도체 칩들이 적층된 제2 회로기판; 및
상기 제2 회로기판의 하면에 형성되고 상기 도전패턴과 접속되는 솔더볼을 포함하는 패키지 온 패키지
[청구항 2]
제 1 항에 있어서,상기 도전패턴은 재배선인패키지 온패키지.
[청구항 3]
제 1 항에 있어서,상기 도전패턴은 상기 제1 회로기판과전기적연결되는패키지 온패키지.
[청구항 4]
제1 항에 있어서,반도체 칩들 상층에 적층되어, 상기 반도체 칩 및 다른 반도체 칩들을 제어하는컨트롤칩포함하는패키지 온패키지.
[청구항 5]
제 1 항에 있어서,상기 제1 회로기판 상에 적층된 상기 반도체 칩들을 보호하기 위한몰딩제더포함하는패키지 온패키지.
[청구항 6]
제 5 항에 있어서,상기 몰딩제는 상기 보호필름의 상부와 동일한높이갖는패키지 온패키지.
[청구항 7]
제 5 항에 있어서,상기 몰딩제는 상기 보호필름의 상부보다 높게 형성되고,상기보호필름의최외각의일부있는패키지 온패키지.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
패키지 온 패키지에서 제2 회로기판의 하면에 형성된 솔더볼은 어떤 구성요소와 접속되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation패키지 온 패키지 구조에서 제2 회로기판의 하면에 형성된 솔더볼이 어떤 구성요소와 접속되는지 관계를 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 제2 회로기판의 하면에 형성된 솔더볼에 관한 기술적 구성을 추출한다.
- 상기 제2 회로기판의 하면에 형성되고 상기 도전패턴과 접속되는 솔더볼
-
3근거 선택
evidence_selection솔더볼의 접속 대상이 명시된 구절인 '상기 도전패턴과 접속되는 솔더볼'을 선택한다.
- 상기 도전패턴과 접속되는 솔더볼
-
4논리 통합
logical_integration솔더볼이 제2 회로기판의 하면에 위치하며, 해당 솔더볼이 도전패턴과 접속된다는 논리적 관계를 연결한다.
- 상기 제2 회로기판의 하면에 형성되고 상기 도전패턴과 접속되는 솔더볼
-
5결론 도출
conclusion_formulation솔더볼이 접속되는 대상은 최상부 칩의 상면에 형성된 도전패턴임을 도출한다.
- 상기 최상부칩의 상면에 형성되고 상기 도전패턴을 노출시키는 보호필름
-
6답변 생성
answer_generation질문에 대한 직접적인 답변으로 접속 대상인 '도전패턴'을 추출하여 제시한다.
- 상기 도전패턴과 접속되는 솔더볼
최종 답변 (final_answer)
도전패턴
핵심 해석 (core_interpretation)
본 발명은 제2 회로기판의 솔더볼을 통해 최상부 칩의 도전패턴과 전기적으로 접속함으로써 패키지 간의 연결을 구현하는 패키지 온 패키지 기술에 관한 것이다.