문맥 (context)
[청구항 1]
델타 시그마 변조기에 있어서,
(a) 초퍼 안정 적분기 - 상기 적분기는, 상기 적분기의 입력에 연결된 다수의 초퍼 안정 입력 스위치들 및 상기 적분기의 출력에 연결된 다수의 초퍼 안정 출력 스위치들을 포함함 -,
(b) 상기 적분기의 상기 출력에 연결된 입력을 갖는 양자화기,
(c) 스위치드 기준 피드백 회로에 의해 제어되고 상기 적분기의 상기 입력에 연결된 출력을 갖는 입력 신호 획득 회로,
(d) 의사 랜덤 시퀀스 발생기를 포함하고 주파수 정형된 의사 랜덤 클록 신호를 생성하는 주파수 정형된 의사 랜덤 초퍼 클록 신호 발생기 회로,
(e) 상기 의사 랜덤 시퀀스 발생기의 랩어라운드(wrap-around) 동작을 방지하기 위해 상기 초퍼 안정 델타 시그마 변조기의 디지털 출력에 동기해서 상기 의사 랜덤 시퀀스 발생기를 재설정하는 재설정 회로, 및
(f) 상기 주파수 정형된 의사 랜덤 클록 신호에 응답해서, 상기 초퍼 안정 입력 스위치들과 상기 초퍼 안정 출력 스위치들 중 다양한 스위치들을 제어하도록 인가되는 초퍼 클록 신호들을 생성하는 논리 회로
를 포함하는 델타 시그마 변조기
[청구항 2]
제1항에 있어서,상기 주파수 정형된 의사 랜덤 시퀀스 발생기는 디지털 델타 시그마 변조기를 포함하고, 상기 디지털 델타 시그마 변조기는, 피드백 지연 회로, 상기 의사 랜덤 시퀀스 발생기에 의해 생성된 의사 랜덤 시퀀스 신호 및 상기 피드백 지연 회로에 의해 생성된 오류 피드백 신호를 입력으로서 수신하고 상기 의사 랜덤 시퀀스 신호 및 상기 오류 피드백 신호에 응답해서 상기 주파수 정형된 의사 랜덤 클록 신호를 생성하는 1비트 양자화기로서 기능하는 제1 디지털 가산기, 및 상기 주파수 정형된 의사 랜덤 클록 신호 및 상기 오류 피드백 신호에 응답해서 상기 피드백 지연 회로에 대한 입력으로서의 디지털 오류 신호를 생성하는 제2 디지털 가산기포함하는델타 시그마 변조기.
[청구항 3]
제2항에 있어서,상기 양자화기의 출력에 연결된 입력을 갖는 데시메이션 필터를 포함하고, 상기 재설정 회로는 데시메이션 클록 신호를 생성하기 위한 데시메이션 비에 의해 상기 델타 시그마 변조기의 샘플링 주파수에서 동작하는 클록 신호를 분할하는 분할기 회로를 포함하며, 상기 의사 랜덤 시퀀스 발생기는 상기 클록 신호에 의해 클록킹되고 상기 데시메이션 클록 신호에 연결된 재설정 입력들을 갖는 메모리 소자들의 시퀀스를 포함하고, 상기 데시메이션 필터는 상기 클록 신호에 의해 클록킹되고 상기 데시메이션 클록 신호의 상기 주파수에서 디지털 출력 워드들을 생성하도록 상기 데시메이션클록 신호응답하여동작하는델타 시그마 변조기.
[청구항 4]
제3항에 있어서,상기 메모리 소자들이 d형 플립플롭들을 포함하고, 다양한 d형 플립플롭들의 출력들이 제1 d형 플립플롭의 d 입력에 연결되는 출력을 생성하는 배타적 or 회로의 입력들연결된델타 시그마 변조기.
[청구항 5]
제2항 내지 제4항 중 어느 한 항에 있어서,상기 주파수 정형된 의사 랜덤 클록 신호가 상기 제2 디지털 가산기의 제2 입력의 msb에 인가되는 1비트 양자화 신호구성하는델타 시그마 변조기.
[청구항 6]
제2항 내지 제4항 중 어느 한 항에 있어서,상기 피드백 지연 회로가 제로 주파수 근처 및 어떤 주파수 근처에서 증대된 감쇠를 달성하기 위해 상기 오류 신호를 소정의 크기만큼 두번지연시키는델타 시그마 변조기.
[청구항 7]
제2항 내지 제4항 중 어느 한 항에 있어서,상기 디지털 델타 시그마 변조기가 1비트 디지털 델타 시그마 변조기이고, 상기 제1 및 제2 디지털 가산기들은 2비트 가산기들이며, 상기 제1 디지털 가산기는 상기 의사 랜덤 시퀀스 발생기로부터 1비트 출력 신호를 수신하는 제1 lsb 입력을 갖고, 상기 제2 가산기는 상기 오류 신호를 2비트 신호로서 생성하고 상기 피드백 지연 회로는 상기 오류 피드백 신호를 2비트 신호생성하는델타 시그마 변조기.
[청구항 12]
델타 시그마 변조기에 있어서,
(a) 초퍼 안정 적분기의 입력에 연결된 출력을 갖는 입력 신호 획득 회로, 및 상기 적분기의 출력에 연결된 입력을 갖는 양자화기,
(b) 주파수 정형된 의사 랜덤 클록 신호를 생성하기 위한 수단, 및
(c) 상기 의사 랜덤 시퀀스 발생기의 랩어라운드 동작을 방지하고 이에 따라 이러한 랩어라운드 동작으로 인한 노이즈를 방지하기 위해 상기 초퍼 안정 델타 시그마 변조기의 디지털 출력에 동기해서 상기 의사 랜덤 시퀀스 발생기를 재설정하기 위한 수단
을 포함하는 델타 시그마 변조기
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 1 및 2를 참조할 때, 의사 랜덤 시퀀스 발생기의 랩어라운드(wrap-around) 동작을 방지하기 위해 재설정 회로가 수행하는 동작의 기준은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation의사 랜덤 시퀀스 발생기의 랩어라운드 동작을 방지하기 위해 재설정 회로가 동작하는 기준을 찾는다.
-
2정보 추출
information_extraction청구항 1에서 재설정 회로의 기능과 동작 방식에 관한 구절을 추출한다.
- 상기 의사 랜덤 시퀀스 발생기의 랩어라운드(wrap-around) 동작을 방지하기 위해 상기 초퍼 안정 델타 시그마 변조기의 디지털 출력에 동기해서 상기 의사 랜덤 시퀀스 발생기를 재설정하는 재설정 회로
-
3근거 선택
evidence_selection재설정 회로의 동작 기준이 명시된 '디지털 출력에 동기해서'라는 구절을 선택한다.
- 상기 초퍼 안정 델타 시그마 변조기의 디지털 출력에 동기해서
-
4논리 통합
logical_integration재설정 회로는 랩어라운드 방지를 목적으로 하며, 그 동작은 델타 시그마 변조기의 디지털 출력에 동기화되어 수행됨을 연결한다.
- 상기 의사 랜덤 시퀀스 발생기의 랩어라운드(wrap-around) 동작을 방지하기 위해 상기 초퍼 안정 델타 시그마 변조기의 디지털 출력에 동기해서 상기 의사 랜덤 시퀀스 발생기를 재설정하는 재설정 회로
-
5결론 도출
conclusion_formulation재설정 회로의 동작 기준은 초퍼 안정 델타 시그마 변조기의 디지털 출력에 동기하는 것이다.
- 상기 초퍼 안정 델타 시그마 변조기의 디지털 출력에 동기해서
-
6답변 생성
answer_generation추출된 근거를 바탕으로 질문에 대한 직접적인 답변을 작성한다.
- 상기 초퍼 안정 델타 시그마 변조기의 디지털 출력에 동기해서
최종 답변 (final_answer)
재설정 회로는 초퍼 안정 델타 시그마 변조기의 디지털 출력에 동기하여 의사 랜덤 시퀀스 발생기를 재설정함으로써 랩어라운드 동작을 방지한다. 이를 통해 랩어라운드 동작으로 인한 노이즈를 방지할 수 있다.
핵심 해석 (core_interpretation)
의사 랜덤 시퀀스 발생기에서 발생할 수 있는 랩어라운드 동작 및 그로 인한 노이즈를 방지하기 위해, 델타 시그마 변조기의 디지털 출력 신호에 맞춰 발생기를 재설정하는 기술적 수단을 포함한다.