반도체디바이스 및 반도체디바이스의 테스팅방법 document_id 1020087008779

[청구항 3] 제1항 또는 제2항에 있어서,상기 제1컨덕터 및 상기 제2컨덕터는 열 방향으로의 폭이, 열 방향으로의 상기 제1와이어의 폭보다 2배 이상이면서3배이하인것을특징으로 하는반도체디바이스. [청구항 7] 제6항에 있어서,상기 제1컨덕터 및 상기 제2컨덕터는, 상기 한 쌍의 제1게이트전극 및 상기 한 쌍의 제2게이트전극에 대응하는 열 방향으로의폭가지는것을특징으로 하는반도체디바이스. [청구항 8] 제6항 또는 제7항에 있어서,상기 제1층은 상기 제1셀프얼라인콘택트 및 상기 제2셀프얼라인콘택트 각각에 연결된 확산층을 구비한활성영역포함하여이루어지는것을특징으로 하는반도체디바이스. [청구항 10] 제9항에 있어서,상기 제1컨덕터 및 상기 제2컨덕터는, 상기 제1게이트전극과 상기 제2게이트전극에 대응하는 열 방향으로의폭가지는것을특징으로 하는반도체디바이스. [청구항 11] 제9항 또는 제10항에 있어서,상기 제1층은 상기 제1셀프얼라인콘택트와 상기 제2셀프얼라인콘택트 각각에 연결된 확산층을 구비한 행 방향으로의 선형 또는 간헐적인활성영역포함하여이루어지는것을특징으로 하는반도체디바이스. [청구항 13] 제12항에 있어서,상기 제1컨덕터, 상기 제2컨덕터, 상기 제3컨덕터 및 상기 제4컨덕터는, 상기 한 쌍의 제1게이트전극 및 상기 한 쌍의 제2게이트전극에 대응하는 열 방향으로의폭가지는것을특징으로 하는반도체디바이스. [청구항 18] 제15항 내지 제17항 중 어느 한 항에 있어서,상기 제1와이어는 전기적으로 접지되고, 상기 제2와이어는플로팅포텐셜에있는것을특징으로 하는반도체디바이스. [청구항 26] 제25항에 있어서,지그재그 라인을 형성하도록 배치된 상기 비아 체인을 구비한기본배선패턴포함하여이루어지는것을특징으로 하는반도체디바이스. [청구항 27] 제26항에 있어서,복수의 상기 비아 체인은 한 라인으로 배치되며, 1이상의 기준 행이 상기 배선패턴에 인접하여배치되는것을특징으로 하는반도체디바이스. [청구항 28] 제15항 내지 제27항 중 어느 한 항에 있어서,상기 기본배선패턴은 n 행과 m 열로 배치된배선패턴가지는것을특징으로 하는반도체디바이스. [청구항 42] 제41항에 있어서,상기 복수의 와이어들은 제1배선층에 배치되고, 상기 접지 전극은 상기 제1배선층과 상이한 제2배선층에 배치되며, 상기 복수의 와이어 및 상기 접지 전극은 비아를 통해연결되는것을특징으로 하는반도체디바이스. [청구항 43] 제40항 내지 제42항 중 어느 한 항에 따른 반도체디바이스에 있어서,상기 축에서 센터링되는 소정폭을 갖는 영역에 배치되고, 접지 포텐셜 또는 플로팅 포텐셜로 설정되는와이어더포함하여이루어지는것을특징으로 하는반도체디바이스. [청구항 44] 제40항 내지 제43항 중 어느 한 항에 따른 반도체디바이스에 있어서,소정의 방향으로 배치된 복수의 상기 teg's를 구비한배선패턴포함하여이루어지는것을특징으로 하는반도체디바이스. [청구항 45] 제44항에 있어서,2배수 또는 2제곱의 상기teg's가소정방향배치되는것을특징으로 하는반도체디바이스. [청구항 46] 제44항 또는 제45항에 있어서,복수의 상기teg's는 선폭, 라인간의 거리와 같은 디자인 파라미터 등이 서로 상이하고,복수의 상기 teg's는 전압대조에 따른 테스트 시에 전자빔의 스캐닝 방향에 대하여 라인 파손 장애가 덜 빈번하게 발생하는순서배치되는것을특징으로 하는반도체디바이스. [청구항 47] 제46항에 있어서,상기 복수의 teg's는 복수의 배선층들을 가로질러 배치되고, 동일한 배선층에 배치된 teg's는 전압대조에 따른 테스트 시에 전자빔의 스캐닝 방향에 대하여연속적배치되는것을특징으로 하는반도체디바이스. [청구항 48] 제40항 내지 제47항 중 어느 한 항에 따른 반도체디바이스에 있어서,라인 파손 장애를 덜 빈번하게 겪은 teg's는, 전압대조에 따른 테스트 시에 전자빔의 스캐닝 방향에 대하여, 동일한 배선층에 배치된 상기 teg's의 한 쪽, 다른 쪽 또는 양쪽배치되는것을특징으로 하는반도체디바이스. [청구항 49] 제40항 내지 제48항 중 어느 한 항에 따른 반도체디바이스에 있어서,배선층에 배치된 상기 teg's는 단락 장애 검출용 teg 및 라인 파손 장애 검출용 teg를 포함하고, 상기 단락 장애 검출용 teg는 전압대조에 따른 테스트 시에 전자빔의 스캐닝 방향에 대하여상류측배치되는것을특징으로 하는반도체디바이스. [청구항 50] 제40항 내지 제49항 중 어느 한 항에 따른 반도체디바이스에 있어서,상기teg는 상기 전자빔에 노출된 필드 내에서 상기 축에 평행하거나 수직인 방향으로 스크라이브영역배치되는것을특징으로 하는반도체디바이스. [청구항 51] 제40항 내지 제49항 중 어느 한 항에 따른 반도체디바이스에 있어서,상기 배선 패턴의 주변을 둘러싸는접지와이어더포함하여이루어지는것을특징으로 하는반도체디바이스. [청구항 52] 제40항 내지 제51항 중 어느 한 항에 따른 반도체디바이스에 있어서,테스팅방법은 전자빔을 소정폭을 갖는 영역에 조사하고, 상기 축에 대향하는 상기 복수의 와이어들의 단부들을 포함하며, 상기 영역으로부터 방출되는 2차 전자량에 대응하는 전압대조신호를 토대로 결함이 있는 위치를 검출하는단계포함하여이루어지는것을특징으로 하는반도체디바이스. [청구항 53] 제52항에 있어서,테스팅방법은 위치를 순차적으로 이동하면서 상기 축과 평행한 방향으로 상기 전자빔을 이용하여 상기 반도체디바이스를 스캐닝하고, 상기 전자빔의 조사에 응답하여 방출되는 2차 전자량에 대응하는 전압대조신호를 토대로 결함이 있는 위치들을 연속적으로 검출하는단계포함하여이루어지는것을특징으로 하는반도체디바이스.