수신기 래치 회로 및 방법 document_id 1020087026772

[청구항 1] 수신기 래치 회로로서, 입력 데이터 신호를 수신하는 적어도 하나의 입력 단자(input terminal) 및 적어도 하나의 래치 단자(latch terminal)를 포함하는 동적 래치(dynamic latch) 를 포함하고, 상기 동적 래치는 적어도 부분적으로(at least in part) 상기 입력 데이터 신호에 기초하여 증폭된 출력 데이터 신호를 생성하도록 구성되며, 상기 동적 래치는 상기 입력 데이터 신호 내의 심볼 간 간섭(intersymbol interference)을 감소시키기 위해 상기 적어도 하나의 입력 단자와 상기 적어도 하나의 래치 단자 사이에 연결 적어도 하나의 캐패시터를 를 포함하고, 상기 동적 래치는 상기 적어도 하나의 입력 단자 및 적어도 하나의 감지 단자를 가지고, 상기 적어도 하나의 감지 단자에서 감지 데이터 신호를 생성하도록 구성된 평가 회로(evaluation circuit) 상기 적어도 하나의 감지 단자에 연결되고, 적어도 하나의 출력 단자를 포함하고, 적어도 부분적으로 상기 감지 데이터 신호에 기초하여 상기 출력 데이터 신호를 생성하도록 구성된 증폭 회로(amplifying circuit) 및 상기 적어도 하나의 감지 단자 및 상기 적어도 하나의 출력 단자에 연결되고, 상기 적어도 하나의 감지 단자 및 상기 적어도 하나의 출력 단자를 사전충전하기 위한 사전충전 회로(precharge circuit)를 더 포함하는 수신기 래치 회로 [청구항 2] 제1항에 있어서,적어도 하나의 캐패시터는 상기 동적 래치의 전송 함수에서 0을 생성하도록 상기 동적 래치연결된수신기 래치 회로. [청구항 3] 제1항에 있어서,적어도 하나의 래치 단자는 상기 동적 래치의 적어도 하나의 출력 단자(output terminal)를 포함하고, 상기 적어도 하나의 출력 단자는 상기 증폭된 출력 데이터 신호가지는수신기 래치 회로. [청구항 5] 제1항에 있어서,적어도 하나의 입력 단자와 상기 적어도 하나의 래치 단자는 동일한 극성가지는수신기 래치 회로. [청구항 6] 제1항에 있어서,상기 입력 데이터 신호는 차동 입력 신호(differential input signal)이고, 상기 적어도 하나의 입력 단자는 상기 차동 입력 신호를 수신하는 입력 단자들의 쌍을 포함하며, 상기 적어도 하나의 래치 단자는 래치 단자들의 쌍포함하는수신기 래치 회로. [청구항 7] 제6항에 있어서,상기 동적 래치는 상기 증폭된 출력 데이터 신호를 가지는 출력 단자들의 쌍을 포함하고, 상기 출력 단자들의 쌍은 상기 래치 단자들의 쌍이며, 상기 증폭된 출력 데이터 신호는 차동 출력데이터 신호인수신기 래치 회로. [청구항 8] 제6항에 있어서,상기 평가 회로는 상기 차동 입력 신호를 수신하는 상기 입력 단자들의 쌍 및 감지 단자들의 쌍을 갖고, 상기 감지 단자들의 쌍은 상기 래치 단자들의 쌍이며, 상기 평가 회로는 적어도 부분적으로 상기 차동 입력 신호에 기초하여 상기 감지 단자들의 쌍에서상기감지데이터 신호생성하도록구성된수신기 래치 회로. [청구항 9] 제6항에 있어서,적어도 하나의 캐패시터는 상기 입력 단자들의 쌍과 상기 래치 단자들의 쌍 사이에 연결된 캐패시터들의 쌍포함하는수신기 래치 회로. [청구항 10] 제9항에 있어서,상기 캐패시터들의 쌍의 각각은, 동일한 극성을 가지는, 상기 입력 단자들의 쌍 중 하나의 입력 단자와 상기 래치 단자들의 쌍 중 하나의 래치 단자 사이연결된수신기 래치 회로. [청구항 11] 제9항에 있어서,상기 입력 단자들의 쌍은 음극(negative) 입력 단자와 양극(positive) 입력 단자를 포함하고, 상기 래치 단자들의 쌍은 음극 래치 단자와 양극 래치 단자를 포함하며, 상기 캐패시터들의 쌍은 제1 캐패시터와 제2 캐패시터를 포함하고, 상기 제1 캐패시터는 상기 음극 입력 단자와 상기 음극 래치 단자 사이에 연결되며, 상기 제2 캐패시터는 상기 양극 입력 단자와 상기 양극 래치 단자 사이연결된수신기 래치 회로. [청구항 12] 제11항에 있어서,상기 평가 회로는 제1 트랜지스터와 제2 트랜지스터를 포함하고, 상기 제1 트랜지스터와 상기 제2 트랜지스터는접지에 각각 연결된 제1 소스 및 제2 소스, 상기 평가 회로의 상기 감지 단자들의 쌍에 각각 연결된 제1 드레인 및 제2 드레인, 및 상기 차동 입력 신호의 음극 전압 및 양극 전압 각각에 대해 각각 연결된 제1 게이트 및 제2 게이트를 가지고,상기 제1 게이트는 상기 음극 입력 단자이고, 상기 제2 게이트는 상기 양극 입력단자인수신기 래치 회로. [청구항 14] 제1항에 있어서,적어도 하나의 감지 단자와 상기 적어도 하나의 출력 단자 중 선택된 단자는 상기 적어도 하나의 래치 단자이고, 상기 적어도 하나의 입력 단자와 상기 적어도 하나의 래치 단자는 동일한 극성가지는수신기 래치 회로. [청구항 15] 제14항에 있어서,상기 동적 래치에 연결된 종 래치더 포함하는수신기 래치 회로. [청구항 16] 제14항에 있어서,상기 입력 데이터 신호는 로우 전압 스윙 신호(low voltage swing signal)이고, 상기 증폭된 출력 데이터 신호는 전체 레일 대 레일 출력 신호인수신기 래치 회로. [청구항 22] 적어도 하나의 수신기 래치 회로를 포함하는 집적회로 칩 대용량 저장 장치, 및 상기 집적회로 칩과 상기 대용량 저장장치에 연결된 버스 를 포함하며, 상기 수신기 래치 회로는 입력 데이터 신호를 수신하는 적어도 하나의 입력 단자 및 적어도 하나의 래치 단자를 포함하는 동적 래치를 포함하고, 상기 동적 래치는 적어도 부분적으로 상기 입력 데이터 신호에 기초하여 증폭된 출력 데이터 신호를 생성하도록 구성되며, 상기 동적 래치는 상기 입력 데이터 신호 내의 심볼 간 간섭을 감소시키기 위해 상기 적어도 하나의 입력 단자와 상기 적어도 하나의 래치 단자 사이에 연결 적어도 하나의 캐패시터를 를 포함하고, 상기 동적 래치는 상기 적어도 하나의 입력 단자 및 적어도 하나의 감지 단자를 가지고, 상기 적어도 하나의 감지 단자에서 감지 데이터 신호를 생성하도록 구성된 평가 회로(evaluation circuit) 상기 적어도 하나의 감지 단자에 연결되고, 적어도 하나의 출력 단자를 포함하고, 적어도 부분적으로 상기 감지 데이터 신호에 기초하여 상기 출력 데이터 신호를 생성하도록 구성된 증폭 회로(amplifying circuit) 및 상기 적어도 하나의 감지 단자 및 상기 적어도 하나의 출력 단자에 연결되고, 상기 적어도 하나의 감지 단자 및 상기 적어도 하나의 출력 단자를 사전충전하기 위한 사전충전 회로(precharge circuit)를 더 포함하는 시스템 [청구항 23] 제22항에 있어서,상기 집적회로칩은프로세서칩또는메모리칩중선택된칩인시스템. [청구항 24] 제22항에 있어서,적어도 하나의 입력 단자와 상기 적어도 하나의 래치 단자는 동일한 극성가지는시스템. [청구항 25] 제22항에 있어서,상기 입력 데이터 신호는 차동 입력 신호이고, 상기 적어도 하나의 입력 단자는 상기 차동 입력 신호를 수신하는 입력 단자들의 쌍을 포함하며, 상기 적어도 하나의 래치 단자는 래치 단자들의 쌍이고, 상기 적어도 하나의 캐패시터는 상기 입력 단자들의 쌍과 상기 래치 단자들의 쌍 사이에 연결된 캐패시터들의 쌍포함하는시스템.