병렬 인터페이싱 방법, 상기 방법을 수행하기 위한 장치들 document_id 1020090002745

[청구항 7] 벤터 특유 레지스터; 및 어드레스 페이즈에서 병렬 데이터 버스를 통하여 입력된 라이트 어드레스에 의하여 지정된 상기 레지스터의 제1저장 영역에, 데이터 페이즈에서 상기 병렬 데이터 버스를 통하여 입력된 라이트 데이터를 라이트하기 위한 라이트 회로를 포함하는 반도체 장치 [청구항 8] 제7항에 있어서,상기 라이트 어드레스와 상기 라이트 데이터 각각은출력된반도체 장치. [청구항 9] 제7항에 있어서,상기 어드레스 페이즈와 상기 데이터 페이즈 각각은 1클락 싸이클 이내수행되는반도체 장치. [청구항 10] 제7항에 있어서,상기 라이트 회로는,초기화 인에이블 신호와 리드/라이트 신호를 조합하기 위한 제1논리 게이트;상기 제1논리 게이트의 출력 신호에 응답하여 상기 병렬 데이터 버스를 통하여 입력된 신호의 전송을 제어하는 전송 제어 회로; 및상기 제1논리 게이트의 출력 신호에 응답하여 상기 전송 제어 회로의 출력 신호를 상기 레지스터 또는 내부 회로로 전송하기 위한 디멀티플렉서포함하는반도체 장치. [청구항 11] 제10항에 있어서,상기 라이트 회로는,상기 제1논리 게이트의 출력 신호와 정상 전송 동작 인에이블 신호에 응답하여 상기 전송 제어 회로의 동작을 제어하기 위한 제2논리 게이트더 포함하는반도체 장치. [청구항 12] 제7항에 있어서,상기 반도체 장치는,상기 어드레스 페이스에서 상기 병렬 데이터 버스를 통하여 입력된 리드 어드레스에 의하여 지정된 상기 phy 레지스터의 제2저장 영역에 저장된 데이터를 상기 데이터 페이즈에서 리드하여 리드된 리드 데이터를 상기 병렬 데이터 버스를 통하여 외부 장치로 전송하기 위한 리드 회로더 포함하는상기 반도체 장치. [청구항 13] 제12항에 있어서,상기 리드 어드레스는 mac으로부터 출력되고 상기 리드 데이터는 상기 외부 장치인 상기전송되는반도체 장치. [청구항 14] 제12항에 있어서,상기 리드 회로는,초기화 인에이블 신호와 리드/라이트 신호를 조합하기 위한 제1논리 게이트;상기 제1논리 게이트의 출력 신호에 응답하여 상기 리드 데이터 또는 내부 회로부터 출력된 데이터의 전송을 제어하는 디멀티플렉서; 및상기 제1논리 게이트의 출력 신호에 응답하여 상기 디멀티플렉서의 출력 신호를 상기 병렬 데이터 버스로 전송하는 것을 제어하기 위한 전송 제어 회로포함하는반도체 장치. [청구항 15] 제14항에 있어서,상기 리드 회로는,상기 제1논리 게이트의 출력 신호와 정상 수신 동작 인에이블 신호에 응답하여 상기 전송 제어 회로의 동작을 제어하기 위한 제2논리 회로더 포함하는반도체 장치. [청구항 16] 제13항에 있어서,상기 리드 회로는,상기 리드/라이트 신호를 반전하여 반전된 리드/라이트 신호를 상기 제1논리 게이트로 전송하기 위한 인버터더 포함하는반도체 장치. [청구항 17] 어드레스 페이즈에서 mac으로부터 출력된 어드레스를 phy로 전송하고, 데이터 페이즈에서 상기 mac으로부터 출력된 라이트 데이터를 상기 phy로 전송하거나 상기 phy로부터 출력된 리드 데이터를 상기 mac으로 전송하기 위한 병렬 데이터 버스 상기 mac으로부터 출력된 리드/라이트 신호를 상기 phy로 전송하기 위한 제1신호 라인; 및 상기 mac으로부터 출력되고 초기화 동작 또는 정상 동작을 지시하기 위한 초기화 인에이블 신호를 상기 phy로 전송하기 위한 제2신호 라인을 포함하는 mac-phy 인터페이스 [청구항 18] 제17항에 있어서,상기 어드레스 페이즈와 상기 데이터 페이즈 각각은 1클락 싸이클 이내수행되는mac-phy 인터페이스. [청구항 19] 어드레스, 리드/라이트 신호, 초기화 인에이블 신호, 및 라이트 데이터를 출력하는 mac 리드 데이터를 출력하는 phy; 및 상기 mac과 상기 phy 사이에 접속된 인터페이스를 포함하며, 상기 인터페이스는, 어드레스 페이즈에서 상기 어드레스를 상기 phy로 전송하고 데이터 페이즈에서 상기 라이트 데이터를 상기 phy로 전송하거나 상기 리드 데이터를 상기 mac으로 전송하기 위한 병렬 데이터 버스 상기 리드/라이트 신호를 상기 phy로 전송하기 위한 제1신호 라인; 및 상기 초기화 인에이블 신호를 상기 phy로 전송하기 위한 제2신호 라인을 포함하는 시스템 [청구항 20] 제19항에 있어서,상기mac은 상기 어드레스와 상기 라이트 데이터를 2클락 싸이클 이내에 상기전송하는시스템. [청구항 21] 제19항에 있어서,상기phy는 1클락 싸이클 이내에 상기 리드 데이터를 상기전송하는시스템. [청구항 22] 제19항에 있어서,초기화 리드 동작시, 상기 phy는 소요 시간(turnaround time)이 경과된 후 1클락 싸이클 이내에 상기 리드 데이터를 상기전송하는시스템. [청구항 23] 제22항에 있어서,상기 소요 시간은 31클락 사이클이내인시스템. [청구항 24] 제19항에 있어서,상기phy는,벤더 특유 레지스터; 및상기 데이터 페이즈에서 상기 어드레스에 의하여 지정된 상기 레지스터의 제1저장 영역에 상기 라이트 데이터를 라이트하기 위한 라이트 회로포함하는시스템. [청구항 25] 제24항에 있어서,상기phy는,상기 데이터 페이즈에서 상기 어드레스에 의하여 지정된 상기 phy 레지스터의 제2저장 영역에 저장된 상기 리드 데이터를 리드하여 상기 mac으로 전송하기 위한 리드 회로더 포함하는시스템.