문맥 (context)
[청구항 1]
발진 주파수 신호에 기초하여 동일한 위상차를 갖는 중간 주파수 신호들을 생성하는, 제1 주파수로 동작하는 프리스케일러; 및
상기 프리스케일러에 공통으로 연결되고 상기 복수의 중간 주파수 신호들을 제어 신호에 응답하여 각각의 분주율로 분주하여 복수의 분주 주파수 신호들을 제공하는, 상기 제1 주파수 보다 낮은 제2 주파수로 동작하는 복수의 모듈러스 분주기들을 포함하고,
상기 프리스케일러는,
상기 발진 주파수 신호를 고정된 제1 분주율로 분주하여 서로 동일한 위상차를 갖는 복수의 제1 주파수 신호들로 제공하는 제1 분주기
상기 제1 주파수 신호들의 로직 레벨을 제1 레벨에서 제2 레벨로 변환하여 서로 동일한 위상차를 갖는 제2 주파수 신호들로 제공하는 로직 레벨 변환기; 및
상기 복수의 제2 주파수 신호들 중 인접하는 두 신호들의 중첩을 방지하여 상기 복수의 중간 주파수 신호들로 제공하는 중첩 방지 회로를 포함하고,
상기 중첩 방지 회로는,
상기 인접하는 두 신호들 중 위상이 빠른 제2 주파수 신호를 지연시키는 지연셀; 및
상기 위상이 빠른 제2 주파수 신호의 반전 신호와 상기 인접하는 두 신호들 중 위상이 느린 제2 주파수 신호를 논리곱 연산하는 앤드 게이트를 포함하는 분주회로
[청구항 3]
제1항에 있어서,상기 제1 레벨은 전류-모드 로직 레벨이고, 상기 제2 레벨은 씨모스 로직 레벨이고,상기 복수의 모듈러스 분주기들 각각은,상기 제어 신호중 복수의 위상 제어 비트들에 응답하여 상기 복수의 중간 주파수 신호들 중 하나를 선택하여 제1 클럭 신호로 제공하는 위상 쉬프터; 및상기 제어 신호중 복수의 모듈러스 제어 비트들에 응답하여 상기 제1 클럭 신호를 제1 분주 범위 중 하나의 분주율로 분주하여 상기 분주 주파수 신호로 제공하는프로그래머블카운터포함하는것을특징으로 하는분주 회로.
[청구항 6]
제3항에 있어서,상기 위상 쉬프터는,제어 워드에 응답하여 상기 복수의 중간 주파수 신호들 중 하나를 선택하여 상기 제1 클럭 신호로 제공하는 제1 선택기;상기 제어 워드에 응답하여 상기 복수의 중간 주파수 신호들 중 하나를 선택하여 상기 제1 클럭 신호보다 90도 위상이 앞서는 제2 클럭 신호로 제공하는 제2 선택기;상기 제1 클럭 신호에 동기되어 상기 제어 워드를 로딩하는 제1 레지스터; 상기 제2 클럭 신호에 동기되어 상기 로딩된 제어 워드를 버퍼링하는 제2 레지스터; 및상기 프로그래머블 카운터로부터 제공되는 인에이블 신호의 논리 레벨에 따라 상기 위상 제어 비트들이 상기 제어 워드로서 상기 제1 레지스터에 입력되는 것을 결정하는논리 게이트포함하는것을특징으로 하는분주 회로.
[청구항 7]
제6항에 있어서,상기 프로그래머블 카운터는,상기 모듈러스 제어 비트들 각각에 응답하여 제2 분주율 및 제3 분주율 중 하나의 분주율로 입력클럭 신호를 분주하는 복수의 캐스캐이드 연결된 제2 분주기들을 포함하고, 상기 인에이블 신호는 상기 분주 주파수 신호의 한 주기 동안 한번 인에이블되고,상기 제2 분주기들 각각은 상기 모듈러스 제어 비트들 각각이 제1 논리 레벨인 경우는 상기 제2 분주율로 분주하고, 상기 제어 비트들 각각이 제2 논리 레벨인 경우는상기제3분주율분주하는것을특징으로 하는분주 회로.
[청구항 9]
제1항에 있어서,상기 복수의 모듈러스 분주기들각각은, 위상 제어 신호에 응답하여 상기 복수의 중간 주파수 신호들중 하나를 선택하여 선택 주파수 신호로 제공하는 위상 선택부;상기 선택 주파수 신호를 고정된 제1 분주율로 분주하여 분주된 선택 주파수 신호로 제공하는 제1 분주기; 상기 제어 신호에 응답하여 상기 분주된 선택 주파수 신호를 카운팅하여 상기 분주 주파수 신호로 제공하고, 상기 분주된 선택 주파수 신호의 카운팅 구간을 나누어 모듈러스 제어 신호로 제공하는 카운팅부; 및상기 모듈러스 제어 신호와 상기 분주된 선택 주파수 신호에 응답하여 상기 위상 제어 신호를 제공하는논리 게이트포함하는것을특징으로 하는분주 회로.
[청구항 10]
제9항에 있어서,상기 위상 선택부는,상기 위상 제어 신호에 응답하여 주파수 선택 신호를 제공하는 위상 제어기; 및상기 주파수 선택 신호에 따라 스위칭하여 상기 복수의 중간 주파수들 중 하나를 선택하는 위상 스위치를 포함하고,상기 카운팅부는,상기 제어 신호에 응답하여 상기 분주된 선택 주파수 신호를 카운팅하고 카운팅 결과를 상기 분주 주파수 신호로 제공하는 메인 카운터; 및상기 분주된 선택 주파수 신호의 카운팅 구간을 나누어 서로 다른 카운팅 계수로 카운팅하여 상기 모듈러스 제어 신호를 제공하고, 상기 분주 주파수 신호에 의하여 리셋되는스왈로우카운터포함하는것을특징으로 하는분주 회로.
[청구항 12]
기준 주파수 신호와 복수의 분주 주파수 신호들 각각에 기초하여 발진 주파수 신호를 제공하고, 프리스케일러와 상기 프리스케일러를 공유하여 상기 복수의 분주 주파수 신호들을 제공하는 복수의 모듈러스 분주기들로 구성되는 분주 회로를 구비하는 위상 고정 루프
상기 복수의 분주 주파수 신호들 중 하나의 주파수 신호에 동기되어 동작하며, 클럭 신호와 데이터를 시그마-델타 변조하여 변조 신호로 제공하는 시그마-델타 변조기; 및
상기 변조 신호를 평균화하여 상기 위상 고정루프에 제어 신호들로 제공하는 지연부를 포함하고,
상기 지연부는
상기 변조 신호를 지연시켜 상기 변조 신호의 정량화 노이즈를 감소키는 지연 레지스터; 및
상기 지연 레지스터의 출력을 재동기시켜 상기 제어 신호들로 제공하는 재동기화기를 포함하는 주파수 합성기
[청구항 14]
제12항에 있어서,상기 하나의 프리스케일러는 제1 주파수로 동작하며 상기 발진 주파수 신호에 기초하여 동일한 위상차를 갖는 복수의 중간 주파수 신호들을 생성하고,상기 모듈러스 분주기들은 상기 제1 주파수보다 낮은 제2 주파수로 동작하고, 제어 신호에 응답하여 상기 복수의 중간 주파수 신호들을 각각의 분주율로 분주하여상기분주주파수신호들제공하는것을특징으로 하는주파수 합성기.
[청구항 18]
제12항에 있어서,상기 시그마-델타 변조기는 4차 또는 5차 시그마/델타변조기인것을특징으로 하는주파수 합성기.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
분주 회로에서 중첩 방지 회로가 인접하는 두 제2 주파수 신호들 사이의 중첩을 방지하기 위해 수행하는 구체적인 동작 절차는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation중첩 방지 회로가 인접한 두 제2 주파수 신호 사이의 중첩을 방지하기 위해 수행하는 구체적인 동작 절차를 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 중첩 방지 회로의 구성 요소인 지연셀과 앤드 게이트의 역할을 추출한다.
- 상기 중첩 방지 회로는, 상기 인접하는 두 신호들 중 위상이 빠른 제2 주파수 신호를 지연시키는 지연셀; 및 상기 위상이 빠른 제2 주파수 신호의 반전 신호와 상기 인접하는 두 신호들 중 위상이 느린 제2 주파수 신호를 논리곱 연산하는 앤드 게이트를 포함하는 분주회로
-
3근거 선택
evidence_selection중첩 방지를 위한 단계적 동작을 설명하는 구절을 선택한다.
- 위상이 빠른 제2 주파수 신호를 지연시키는 지연셀; 및 상기 위상이 빠른 제2 주파수 신호의 반전 신호와 상기 인접하는 두 신호들 중 위상이 느린 제2 주파수 신호를 논리곱 연산하는 앤드 게이트
-
4논리 통합
logical_integration지연셀을 통해 위상이 빠른 신호를 지연시킨 후, 그 반전 신호와 위상이 느린 신호를 앤드 게이트로 연산하는 과정을 논리적으로 연결한다.
-
5결론 도출
conclusion_formulation중첩 방지 회로는 위상이 빠른 신호를 지연시키고, 해당 신호의 반전 신호와 위상이 느린 신호를 논리곱(AND) 연산함으로써 중첩을 방지한다는 결론을 도출한다.
-
6답변 생성
answer_generation추출된 절차를 바탕으로 질문에 대한 답변을 작성한다.
최종 답변 (final_answer)
중첩 방지 회로는 인접하는 두 제2 주파수 신호 중 위상이 빠른 신호를 지연셀을 통해 지연시키고, 지연된 위상이 빠른 제2 주파수 신호의 반전 신호와 위상이 느린 제2 주파수 신호를 앤드 게이트를 통해 논리곱 연산함으로써 두 신호 사이의 중첩을 방지한다.
핵심 해석 (core_interpretation)
중첩 방지 회로는 위상 차이가 있는 신호 중 빠른 신호를 지연시키고 그 반전 신호와 느린 신호를 AND 연산함으로써 신호 간의 중첩을 제거하는 기술적 수단을 제공한다.