문맥 (context)
[청구항 1]
역 온도반응 딜레이 셀 구조에 있어서,
전원 공급단에 공통으로 소스가 연결된 제 1 트랜지스터 및 제 2 트랜지스터를 포함하는 제 1 전류 미러
상기 제 1 트랜지스터 및 제 2 트랜지스터의 각 채널에 드레인이 연결되고, 전원 접지단에 공통으로 소스가 연결된 제 3 트랜지스터 및 제 4 트랜지스터를 포함하는 제 2 전류 미러
상기 제 1 트랜지스터와 상기 제 3 트랜지스터의 각 드레인사이에 직렬로 연결된 저항; 및
상기 저항에 대향하여 상기 제 2 트랜지스터와 상기 제 4 트랜지스터의 각 드레인 사이에 형성되고, 온도에 따라 변화되는 상기 제 1 트랜지스터와 상기 제 3 트랜지스터의 문턱전압에 비례하는 딜레이 신호를 출력하는 인버터를 포함하는 역 온도반응 딜레이 셀 구조
[청구항 2]
제 1 항에 있어서,상기 제 1 전류 미러와, 상기 제 2 전류 미러는 싱글 엔디드 증폭기로 이루어짐을 특징으로 하는 역 온도반응딜레이 셀구조.
[청구항 3]
제 2 항에 있어서,싱글 엔디드 증폭기의 상기 제 1 트랜지스터와 상기 제 3 트렌지스터는 다이오드 접속 구조를 가짐을 특징으로 하는 역 온도반응딜레이 셀구조.
[청구항 4]
제 3 항에 있어서,상기 제 1 트랜지스터 및 상기 제 2 트랜지스터는 피모오스 트랜지스터임을 특징으로 하는 역 온도반응딜레이 셀구조.
[청구항 5]
제 3 항에 있어서,상기 제 3 트랜지스터 및 상기 제 4 트랜지스터는 엔모오스 트랜지스터임을 특징으로 하는 역 온도반응딜레이 셀구조.
[청구항 6]
제 4 항 및 제 5 항에 있어서,상기 제 1 트랜지스터의 소스단과 게이트를 공통으로 연결하고,상기제3트랜지스터의드레인단과게이트를공통연결함을특징으로 하는역 온도반응 딜에이 셀 구조.
[청구항 7]
제 1 항에 있어서,상기 저항은 상기 전원 공급단과 상기 제 1 트랜지스터 사이에 형성된 제 1 더미 저항과, 상기 제 3 트랜지스터와 상기 전원 접지단사이에 형성된 제 2 더미 저항을 더 포함함을 특징으로 하는 역 온도반응딜레이 셀구조.
[청구항 8]
역 온도반응 딜레이 셀 구조에 있어서,
전원 공급단에 드레인이 연결되고 신호 입력단에 게이트가 연결된 제 1 도전형 제 1 모오스 트랜지스터와, 상기 제 1 모오스 트랜지스터의 소스가 게이트에 연결되고 상기 전원 공급단에 소스가 연결된 제 2 도전형 제 1 모오스 트랜지스터를 포함한 제 1 바이어스 컨트롤부
상기 신호 입력단에 게이트가 연결되고 전원 접지단에 드레인이 연결된 제 2 도전형 제 2 모오스 트랜지스터와, 상기 제 2 도전형 제 2 모오스 트랜지스터의 소스에 게이트가 연결되고 상기 전원 접지단에 소스가 연결된 제 1 도전형 제 2 모오스 트랜지스터를 포함한 제 2 바이어스 컨트롤부
상기 제 1 도전형 제 1 모오스 트랜지스터와, 상기 제 2 도전형 제 2 모오스 트랜지스터의 각 소스사이에 직렬로 연결된 저항; 및
상기 저항에 대향하여 상기 제 2 도전형 제 1 트랜지스터와 상기 제 1 도전형 제 2 모오스 트랜지스터의 각 드레인 사이에 형성되고, 온도에 따라 변화되는 상기 제 1 도전형 제 1 모오스 트랜지스터와 상기 제 2 도전형 제 2 트랜지스터의 문턱전압에 비례하는 딜레이 신호를 출력하는 인버터를 포함하는 역 온도반응 딜레이 셀 구조
[청구항 9]
제 8 항에 있어서,상기 인버터는 상기 제 2 도전성 제 1 모오스 트랜지스터의 드레인에 소스가 연결되고, 상기 신호 입력단에 게이트가 연결되는 제 2 도전형 제 3 모오스 트랜지스터와,상기 제 2 도전형 제 3 모오스 트랜지스터의 드레인에 드레인이 연결되고, 상기 신호 입력단에 게이트가 연결되고, 상기 제 1 도전형 제 2 모오스 트랜지스터의 소스가 연결되는 제 1 도전형 제 3 모오스 트랜지스터를 포함함을 특징으로 하는 역 온도반응딜레이 셀구조.
[청구항 10]
제 8 항에 있어서,상기 저항은 상기 전원 공급단과 상기 제 1 도전형 제 1 모오스 트랜지스터사이에 연결되는 제 1 더미 저항과, 상기 전원 접지단과 상기 제 2 도전형 제 1 모오스 트랜지스터사이에 연결되는 제 2 더미 저항을 더 포함함을 특징으로 하는 역 온도반응딜레이 셀구조.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
역 온도반응 딜레이 셀 구조에서 인버터가 출력하는 딜레이 신호는 무엇에 비례하여 결정되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation역 온도반응 딜레이 셀 구조에서 인버터가 출력하는 딜레이 신호가 무엇에 비례하는지 찾는다.
-
2정보 추출
information_extraction청구항 1에서 인버터의 기능과 출력 신호의 특성에 관한 정보를 추출한다.
- 온도에 따라 변화되는 상기 제 1 트랜지스터와 상기 제 3 트랜지스터의 문턱전압에 비례하는 딜레이 신호를 출력하는 인버터
-
3근거 선택
evidence_selection인버터의 출력 신호가 비례하는 대상이 명시된 구절을 선택한다.
- 상기 제 1 트랜지스터와 상기 제 3 트랜지스터의 문턱전압에 비례하는 딜레이 신호
-
4논리 통합
logical_integration인버터는 제 1 트랜지스터와 제 3 트랜지스터의 문턱전압에 비례하는 딜레이 신호를 출력한다는 인과관계를 확인한다.
- 온도에 따라 변화되는 상기 제 1 트랜지스터와 상기 제 3 트랜지스터의 문턱전압에 비례하는 딜레이 신호를 출력하는 인버터
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 제 1 트랜지스터와 제 3 트랜지스터의 문턱전압을 도출한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
상기 제 1 트랜지스터와 상기 제 3 트랜지스터의 문턱전압
핵심 해석 (core_interpretation)
본 발명은 온도 변화에 따라 변하는 트랜지스터의 문턱전압을 이용하여 인버터가 그에 비례하는 딜레이 신호를 출력하도록 설계된 역 온도반응 딜레이 셀 구조에 관한 것이다.