문맥 (context)
[청구항 2]
제1항에 있어서,상기 선택 소자들은 선택 트랜지스터들이고,상기 선택 트랜지스터들은 서로 평행한 복수개의 워드라인들과 상기 워드라인들에 교차하는 비트라인들의 교차지점들에 각각 위치하고,상기 각 선택 트랜지스터의 게이트는 상기 각 워드라인에 전기적으로 접속하고, 소오스/드레인들 중 하나는 상기 각 비트라인에 전기적으로 접속하며, 소오스/드레인들 중 나머지 하나는 상기 각 도전성 필라에 전기적접속하는저항 변화 메모리 소자 어레이.
[청구항 3]
제1항에 있어서,상기 제1 방향 데이터선들 상에 상기 제1 방향 데이터선들에 교차하고 서로 평행하게 배열된 제2 방향 데이터선들을 더 포함하고,상기 도전성 필라들은 상기 제1 방향 데이터선들의 서로 마주보는 측벽들과 상기 제2 방향 데이터선들의 서로 마주보는 측벽들로 둘러싸인 공간들 내각각 위치하는저항 변화 메모리 소자 어레이.
[청구항 4]
제1항에 있어서,상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 데이터선 사이에 위치하는 터널링 배리어 절연막더 포함하는저항 변화 메모리 소자 어레이.
[청구항 5]
제1항에 있어서,상기 저항변화물질막은 금속산화물막(transition metal oxide layer), pcmo(pr1-xcaxmno3, 0003c#x003c#1)막, 칼코게나이드(chalcogenide)막, 페로브스카이트(perovskite)막, 또는 금속도핑된고체전해질막인 저항 변화 메모리 소자 어레이.
[청구항 7]
제6항에 있어서,상기 워드라인의 타측부에 노출된 활성영역에 전기적으로 접속하고 상기 워드라인의 상부를 가로지르는 비트라인더 포함하는저항 변화 메모리 소자 어레이.
[청구항 8]
제6항에 있어서,상기 제1 방향 데이터선들 상에 상기 제1 방향 데이터선들에 교차하는 서로 평행하게 배열된 제2 방향 데이터선들을 더 포함하고,상기 도전성 필라들은 상기 제1 방향 데이터선들의 서로 마주보는 측벽들과 상기 제2 방향 데이터선들의 서로 마주보는 측벽들로 둘러싸인 공간들 내각각 위치하는저항 변화 메모리 소자 어레이.
[청구항 9]
제6항에 있어서,상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 데이터선 사이에 위치하는 터널링 배리어 절연막더 포함하는저항 변화 메모리 소자 어레이.
[청구항 13]
제12항에 있어서,상기 선택 소자들은 선택 트랜지스터들이고,상기 선택 트랜지스터들은 서로 평행한 복수개의 워드라인들과 상기 워드라인들에 교차하는 비트라인들의 교차지점들에 각각 위치하고,상기 각 선택 트랜지스터의 게이트는 상기 각 워드라인에 전기적으로 접속하고, 소오스/드레인들 중 하나는 상기 각 비트라인에 전기적으로 접속하며, 소오스/드레인들 중 나머지 하나는 상기 각 도전성 필라에 전기적접속하는전자제품.
[청구항 14]
제12항에 있어서,상기 제1 방향 데이터선들 상에 상기 제1 방향 데이터선들에 교차하는 서로 평행하게 배열된 제2 방향 데이터선들을 더 포함하고,상기 도전성 필라들은 상기 제1 방향 데이터선들의 서로 마주보는 측벽들과 상기 제2 방향 데이터선들의 서로 마주보는 측벽들로 둘러싸인 공간들 내각각 위치하는전자제품.
[청구항 15]
제12항에 있어서,상기 도전성 필라의 측벽과 상기 저항변화물질막 사이, 또는 상기 저항변화물질막과 상기 데이터선 사이에 위치하는 터널링 배리어 절연막더 포함하는전자제품.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
저항 변화 메모리 소자 어레이에서 선택 트랜지스터의 게이트, 소오스/드레인 중 하나, 그리고 소오스/드레인 중 나머지 하나는 각각 무엇에 전기적으로 접속되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation선택 트랜지스터의 게이트, 소오스/드레인 중 하나, 그리고 소오스/드레인 중 나머지 하나가 각각 무엇에 전기적으로 접속되는지 파악해야 한다.
-
2정보 추출
information_extraction청구항 2와 청구항 13에서 선택 트랜지스터의 각 구성 요소별 접속 대상을 추출한다.
- 상기 각 선택 트랜지스터의 게이트는 상기 각 워드라인에 전기적으로 접속하고, 소오스/드레인들 중 하나는 상기 각 비트라인에 전기적으로 접속하며, 소오스/드레인들 중 나머지 하나는 상기 각 도전성 필라에 전기적접속하는
-
3근거 선택
evidence_selection질문에서 요구하는 세 가지 접속 대상에 대한 직접적인 근거 구절을 선택한다.
- 게이트는 상기 각 워드라인에 전기적으로 접속하고, 소오스/드레인들 중 하나는 상기 각 비트라인에 전기적으로 접속하며, 소오스/드레인들 중 나머지 하나는 상기 각 도전성 필라에 전기적접속
-
4논리 통합
logical_integration추출된 정보를 결합하여 게이트-워드라인, 소오스/드레인(1)-비트라인, 소오스/드레인(2)-도전성 필라의 관계를 정리한다.
-
5결론 도출
conclusion_formulation질문에 대한 답변을 구성한다. 게이트는 워드라인, 소오스/드레인 중 하나는 비트라인, 나머지 하나는 도전성 필라에 접속된다.
-
6답변 생성
answer_generation최종 답변을 추출 형식으로 작성한다.
최종 답변 (final_answer)
게이트는 각 워드라인에, 소오스/드레인들 중 하나는 각 비트라인에, 소오스/드레인들 중 나머지 하나는 각 도전성 필라에 전기적으로 접속된다.
핵심 해석 (core_interpretation)
저항 변화 메모리 소자 어레이에서 선택 트랜지스터의 게이트는 워드라인에, 소오스/드레인은 각각 비트라인과 도전성 필라에 연결되어 소자를 선택하고 제어하는 구조를 나타낸다.